您的位置: 专家智库 > >

吴义成

作品数:7 被引量:2H指数:1
供职机构:合肥工业大学更多>>
发文基金:国家自然科学基金国家教育部博士点基金安徽高校省级自然科学研究基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇期刊文章
  • 2篇专利
  • 1篇学位论文
  • 1篇会议论文

领域

  • 6篇自动化与计算...
  • 1篇电子电信

主题

  • 5篇自测试
  • 5篇内建自测试
  • 5篇测试数据
  • 4篇数据压缩
  • 3篇折叠计数器
  • 3篇计数器
  • 3篇测试数据压缩
  • 2篇电路
  • 2篇移位寄存器
  • 2篇扫描链
  • 2篇重播
  • 2篇自选择
  • 2篇线性反馈移位...
  • 2篇相移
  • 2篇相移器
  • 2篇反馈移位寄存...
  • 2篇BIST
  • 2篇串行
  • 2篇串行输入
  • 1篇片上系统

机构

  • 7篇合肥工业大学

作者

  • 7篇吴义成
  • 6篇梁华国
  • 4篇易茂祥
  • 4篇李松坤
  • 3篇黄正峰
  • 2篇蒋翠云
  • 2篇李扬
  • 2篇刘杰
  • 2篇陈田
  • 1篇詹凯华
  • 1篇吴孝银
  • 1篇李建新

传媒

  • 2篇计算机研究与...
  • 1篇计算机工程与...

年份

  • 1篇2012
  • 2篇2011
  • 3篇2010
  • 1篇2008
7 条 记 录,以下是 1-7
排序方式:
基于并行折叠计数器的重播种测试方案
本发明公开了一种基于并行折叠计数器的重播种测试方案,其特征是通过线性反馈移位寄存器LFSR和折叠计数器编码对测试集进行双重压缩,在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。本发明方...
梁华国吴义成李松坤蒋翠云黄正峰易茂祥陈田刘杰李扬
并行折叠计数器在SoC测试中的研究
基于高性能系统对系统复杂度、处理速度、功耗、功能多样化的要求,高性能的SoC 芯片成为IC 设计业发展的大势所趋。SoC 设计缩短了电路设计周期,降低了设计风险,但同时也带来了多方面的问题,例如测试数据量的急剧增加和测试...
吴义成
关键词:内建自测试数据压缩片上系统
文献传递
一种基于自选择状态的折叠计数器BIST方案
提出了一种基于选择逻辑电路实现自选择折叠计数器状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过设计的选择电路来控制折叠距离的选取,从而实现了确定的与原测试集相等的测试模式生成....
吴义成梁华国李松坤黄正峰易茂祥
关键词:内建自测试折叠计数器测试数据压缩
文献传递
基于并行折叠计数器的重播种测试方案
本发明公开了一种基于并行折叠计数器的重播种测试方案,其特征是通过线性反馈移位寄存器LFSR和折叠计数器编码对测试集进行双重压缩,在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。本发明方...
梁华国吴义成李松坤蒋翠云黄正峰易茂祥陈田刘杰李扬
文献传递
基于部分相容的动态LFSR重新播种方法被引量:1
2008年
提出了一种基于部分动态LFSR重新播种的改进方法,利用向量的部分相容原理来减少需要编码的确定位的个数,提高数据压缩率。并使用时钟测试来减少生成测试向量所需的时间。实验结果表明,与目前国际同类编码压缩方法相比,该方法提高了编码效率,节约了测试时间。
吴孝银梁华国詹凯华吴义成李建新
关键词:内建自测试测试数据压缩
一种基于自选择状态的折叠计数器BIST方案被引量:1
2010年
提出了一种基于选择逻辑电路实现自选择折叠计数器状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过设计的选择电路来控制折叠距离的选取,从而实现了确定的与原测试集相等的测试模式生成.方案不仅实现了测试数据的压缩,而且成功避开了冗余的无用向量,以达到减少大量的测试时间的目的.实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间.
吴义成梁华国李松坤黄正峰易茂祥
关键词:内建自测试折叠计数器测试数据压缩
一种并行输出的折叠计数器方案被引量:1
2010年
提出了一种并行输出的折叠计数器方案.折叠计数器作为一种测试模式生成器取得了很高的测试数据压缩率,但由于其每个时钟周期只产生一位测试数据,故只能应用于单扫描链结构,这样就会导致测试时间过长.建议方案通过改进折叠计数器结构使其实现并行输出,这一改进既能保持折叠计数器高测试数据压缩率的优势,又能最大限度地降低测试应用时间,同时对应的解压结构简单规则.
李松坤梁华国吴义成易茂祥
关键词:内建自测试折叠计数器
共1页<1>
聚类工具0