您的位置: 专家智库 > >

陈田

作品数:79 被引量:128H指数:7
供职机构:合肥工业大学更多>>
发文基金:国家自然科学基金国家教育部博士点基金国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术电子电信文化科学经济管理更多>>

文献类型

  • 40篇期刊文章
  • 25篇专利
  • 11篇会议论文
  • 2篇学位论文
  • 1篇科技成果

领域

  • 40篇自动化与计算...
  • 18篇电子电信
  • 5篇文化科学
  • 1篇经济管理

主题

  • 14篇数据压缩
  • 13篇测试数据
  • 11篇低功耗
  • 11篇通孔
  • 11篇功耗
  • 11篇测试数据压缩
  • 10篇扫描链
  • 10篇芯片
  • 10篇
  • 9篇容错
  • 8篇路由
  • 8篇TSV
  • 7篇电路
  • 7篇网络
  • 6篇移位寄存器
  • 6篇上网
  • 6篇片上网络
  • 6篇自测试
  • 6篇线性反馈移位...
  • 6篇路由器

机构

  • 79篇合肥工业大学
  • 8篇德岛大学
  • 3篇中国科学院
  • 1篇安徽师范大学
  • 1篇北京化工大学
  • 1篇江苏省南通商...
  • 1篇中国科学技术...
  • 1篇中国电子科技...
  • 1篇德克萨斯州大...
  • 1篇中国联通

作者

  • 79篇陈田
  • 30篇王伟
  • 30篇梁华国
  • 25篇方芳
  • 20篇王伟
  • 19篇刘军
  • 17篇黄正峰
  • 17篇任福继
  • 16篇刘军
  • 15篇易茂祥
  • 15篇吴玺
  • 10篇欧阳一鸣
  • 10篇安鑫
  • 7篇蒋翠云
  • 7篇李润丰
  • 6篇李扬
  • 6篇周梦玲
  • 5篇李建华
  • 4篇孙科
  • 4篇张欢

传媒

  • 8篇电子测量与仪...
  • 6篇电子学报
  • 6篇计算机应用
  • 4篇计算机工程与...
  • 3篇计算机辅助设...
  • 2篇计算机研究与...
  • 2篇合肥工业大学...
  • 2篇计算机工程
  • 2篇计算机教育
  • 2篇第七届中国测...
  • 1篇合肥工业大学...
  • 1篇中国科学技术...
  • 1篇计算机应用研...
  • 1篇应用科学学报
  • 1篇软件工程
  • 1篇第十三届全国...
  • 1篇第十四届计算...

年份

  • 2篇2023
  • 2篇2021
  • 2篇2020
  • 5篇2019
  • 3篇2018
  • 5篇2017
  • 5篇2016
  • 6篇2015
  • 8篇2014
  • 3篇2013
  • 13篇2012
  • 8篇2011
  • 5篇2010
  • 6篇2009
  • 3篇2008
  • 1篇2006
  • 1篇2002
  • 1篇2001
79 条 记 录,以下是 1-10
排序方式:
基于位差码的测试数据压缩方案
提出了一种新的测试数据压缩/解压缩的方案:位差游程编码。传统的游程编码是使用短的代码字来代换长的代码字,以此来达到降低代码字,而本文在传统的游程编码基础上,进一步考虑了代码字之间的相关性和相邻游程间的位差关系,利用位差来...
王丽娟梁华国陈田王伟李扬
关键词:测试数据压缩内建自测试
文献传递
基于自振荡回路的电路老化测试方法
本发明公开了一种基于自振荡回路的电路老化测试方法,其特征是:根据静态时序分析和路径间相关性,选取待测电路中的老化特征通路集合T;保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非,形成自振荡的回路;采用固定型故障的测...
梁华国严鲁明蒋翠云黄正峰易茂祥欧阳一鸣陈田刘军
文献传递
低功耗测试研究进展被引量:2
2009年
随着CMOS器件进入纳米时代,测试时产生的功耗大大超过系统正常工作时的功耗,测试功耗已成为影响芯片设计的重要因素,芯片测试时的低功耗技术也已经成为当前学术界和工业界的一个研究热点。文章首先介绍了低功耗测试技术的基本概念,分析测试中的静态功耗和动态功耗;其次,分类介绍目前常用的测试功耗控制技术;然后,对研究热点的变化和技术发展的趋势做出说明。
方芳王伟王伟王杰陈田
关键词:测试功耗低功耗芯片设计
一种容软错误的高可靠BIST结构
针对深亚微米工艺下瞬态故障引发的软错误成为芯片失效的主导原因,文中给出一种容软错误的高可靠BIST结构:FT-CBILBO。该结构首先对并发内建逻辑块观察器(CBILBO)进行改进,通过对多输入特征寄存器进行功能复用,构...
黄正峰梁华国陈田詹文法孙科
关键词:软错误功能复用
文献传递
一种针对3D芯片的BIST设计方法被引量:7
2012年
提出了一种基于分层结构的内建自测试(BIST)设计方法—3DC-BIST(3D Circuit-BIST)。根据3D芯片的绑定前测试和绑定后测试阶段,针对3D芯片除底层外的各层电路结构,采用传统方法,设计用于绑定前测试的相应BIST结构;针对3D芯片底层电路结构与整体结构,通过向量调整技术,设计既能用于底层电路绑定前测试又能用于整体3D芯片绑定后测试的BIST结构。给出了一种针对3D芯片的BIST设计方法,与传统方法相比减少了面积开销。实验结果表明该结构在实现与传统3D BIST方法同样故障覆盖率的条件下,3D平面面积开销相比传统设计方法减少了6.41%。
王伟高晶晶方芳陈田兰方勇李杨
关键词:3D芯片内建自测试
一种3D SOC测试优化方法
  三维芯片由于其高性能和低功耗越来越受到人们的欢迎.SOC技术是把一个完整的系统集成到单个(或少数几个)芯片上,从而实现整个系统功能复杂的集成电路.以细粒度划分的3D SOC实现了真正意义上的3D芯核.它降低了单个芯核...
王伟李欣陈田刘军方芳吴玺
文献传递网络资源链接
片上网络中基于故障通道隔离检测的路由器容错方法
本发明公开了本发明提出了一种片上网络中基于故障通道隔离检测的路由器容错方法,使用故障通道隔离检测技术检测路由器中的通道故障,使故障检测不影响正常的数据传输;使用带回收指针的Buffer来暂存已传数据,用于故障通道中错误数...
欧阳一鸣陈义军黄正峰梁华国汪秀敏易茂祥陈田安鑫
文献传递
一种幂次数切分的LFSR重播种VLSI测试数据压缩方法
一种幂次数切分的LFSR重播种VLSI测试数据压缩方法,其特征是将测试向量级联后,根据确定位的个数进行分段,使每段的长度正好是2的幂次数,而且每段所包含的确定位的个数都等于或者小于且最接近于一个确定的常数k,再通过线性反...
梁华国詹文法王保青蒋翠云黄正峰易茂祥欧阳一鸣陈田李扬刘军孙科
文献传递
通过面积扩张和散热硅通孔的3DIC热量的优化被引量:1
2014年
随着集成度的增加,高密度的3D IC的发热问题变得越来越严重,温度过高的热斑不仅影响芯片的性能,甚至对芯片的可靠性带来严重的威胁。从两个方面来优化三维芯片的热量问题,通过模拟退火算法把电路模块划分到合适的层,使得热斑块在整体芯片的分布较为均;在x/y方向上对热斑块适当的面积扩张来降低热斑块的功耗密度,然后在z方向上插入散热硅通孔来转移芯片内部的热量。仿真结果表明,通过该优化后的芯片最高温度可以进一步减小,在电路ncpu第二层中优化前后最高温度降低了11.98°;热量分布更加均衡,层内最高温度与最低温度之间的差距进一步缩小最大可以缩减11.82,有效地控制了芯片的温度。
王伟杨国兵杨国兵方芳陈田刘军
关键词:热量
基于Viterbi的低功耗确定性测试方案被引量:2
2016年
随着集成电路制造技术的不断发展,芯片测试已经成为一个令人关注的热点.针对集成电路测试中存在测试数据量大、测试功耗高等问题,提出一种基于Viterbi的低功耗测试压缩方案.首先利用测试立方的X位做低功耗填充来增强解码后测试模式相邻位之间的一致性;然后以增加测试立方中的X位为目标进行分段相容编码,将填充后的大量确定位重新编码为X位,从而提高Viterbi压缩中种子的编码效率;最后利用Viterbi算法压缩编码后的测试立方集.整体方案以分段相容编码思想为基础,建立了一个协同解决测试压缩和测试功耗问题的测试流程.实验结果表明,文中方案不仅能取得较好的测试数据压缩率,减少测试存储量,而且能够有效地降低测试功耗,平均功耗降低53.3%.
陈田易鑫郑浏旸王伟王伟梁华国任福继
关键词:低功耗测试测试数据压缩VITERBI算法
共8页<12345678>
聚类工具0