2024年12月19日
星期四
|
欢迎来到维普•公共文化服务平台
登录
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
陈文锁
作品数:
13
被引量:2
H指数:1
供职机构:
中国电子科技集团第二十四研究所
更多>>
发文基金:
国家自然科学基金
更多>>
相关领域:
电子电信
化学工程
更多>>
合作作者
唐昭焕
中国电子科技集团第二十四研究所
谭开洲
中国电子科技集团第二十四研究所
王健安
中国电子科技集团第二十四研究所
钟怡
中国电子科技集团第二十四研究所
杨永晖
中国电子科技集团第二十四研究所
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
11篇
专利
2篇
期刊文章
领域
4篇
电子电信
1篇
化学工程
主题
7篇
半导体
6篇
深槽
4篇
终端
4篇
耐压
4篇
介质耐压
4篇
绝缘
4篇
绝缘层
3篇
双极工艺
3篇
耐压性
3篇
耐压性能
2篇
电场
2篇
电场分布
2篇
电路
2篇
电子器件
2篇
电阻
2篇
淀积
2篇
掩蔽层
2篇
氧化层
2篇
印章
2篇
施主
机构
13篇
中国电子科技...
1篇
重庆邮电大学
1篇
中国电子科技...
1篇
重庆中科渝芯...
作者
13篇
陈文锁
7篇
谭开洲
7篇
唐昭焕
6篇
王健安
5篇
胡刚毅
5篇
刘勇
5篇
杨永晖
5篇
钟怡
4篇
陈光炳
4篇
王育新
4篇
许斌
4篇
王志宽
4篇
黄磊
4篇
邱盛
4篇
张振宇
2篇
徐学良
2篇
胡盛东
2篇
徐代果
2篇
秦国林
2篇
冉明
传媒
1篇
半导体技术
1篇
微电子学
年份
1篇
2022
1篇
2021
1篇
2020
2篇
2019
2篇
2018
1篇
2017
2篇
2016
1篇
2014
1篇
2013
1篇
2012
共
13
条 记 录,以下是 1-10
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种基于SOI CMOS的电子器件、制备方法以及剥离方法
本发明提供一种基于SOI CMOS的电子器件、制备方法以及剥离方法,基于SOI CMOS的电子器件上设有多个剥离槽,所述剥离槽贯穿所述基于SOI CMOS的电子器件,不仅便于基于SOI CMOS的电子器件的制造,而且在减...
张培健
王鹏飞
陈文锁
袁浚
朱坤峰
陈仙
徐代果
文献传递
一种具有界面N<Sup>+</Sup>层的SOI LDMOS半导体器件
本发明公开了一种具有界面N<Sup>+</Sup>层的SOI LDMOS半导体器件,涉及一种半导体功率器件,包括衬底硅层、介质埋层和有源顶层硅,介质埋层设置于衬底硅层与有源顶层硅之间,有源顶层硅自半导体表面至介质埋层分为...
胡盛东
罗俊
谭开洲
徐学良
王健安
秦国林
唐昭焕
陈文锁
文献传递
用于高速双极工艺的深槽与PN结混合隔离结构的制造方法
本发明提供一种用于双极工艺的深槽与PN结混合隔离结构的制造方法,包括:在基底硅片上设置掩膜;在所述掩膜上设置贯穿掩膜的蚀刻窗口,并通过对蚀刻窗口对其下层的基底硅片进行蚀刻,形成深槽;注入与体硅掺杂类型相反的杂质形成槽底隔...
张培健
陈文锁
易前宁
梁柳洪
冉明
一种基于SOI CMOS的电子器件、制备方法以及剥离方法
本发明提供一种基于SOI CMOS的电子器件、制备方法以及剥离方法,基于SOI CMOS的电子器件上设有多个剥离槽,所述剥离槽贯穿所述基于SOI CMOS的电子器件,不仅便于基于SOI CMOS的电子器件的制造,而且在减...
张培健
王鹏飞
陈文锁
袁浚
朱坤峰
陈仙
徐代果
文献传递
高压半导体介质耐压终端
本发明提供一种高压半导体介质耐压终端,包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区,在有源器件区的一侧开设有第一深槽,第一深槽垂直穿过外延层,进入到高掺杂半导体材料...
谭开洲
付强
唐昭焕
胡刚毅
许斌
陈光炳
王健安
王育新
张振宇
杨永晖
钟怡
刘勇
黄磊
王志宽
朱坤峰
陈文锁
邱盛
文献传递
高压半导体介质耐压终端
本发明提供一种高压半导体介质耐压终端,包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区,在有源器件区的一侧开设有第一深槽,第一深槽垂直穿过外延层,进入到高掺杂半导体材料...
谭开洲
付强
唐昭焕
胡刚毅
许斌
陈光炳
王健安
王育新
张振宇
杨永晖
钟怡
刘勇
黄磊
王志宽
朱坤峰
陈文锁
邱盛
文献传递
700V三层RESURF nLDMOS优化设计
被引量:2
2013年
提出了一种利用高能离子注入形成的700V三层RESURF结构nLDMOS。与双RESURF结构漂移区表面注入形成P-top层不同,三层RESURF结构在漂移区内部形成P型埋层,漂移区表面保留一条N型导电通路,导通电阻有所降低。利用Sentaurus TCAD仿真软件,分析各参数对器件击穿电压和导通电阻的影响。与普通单RESURF和双RESURF结构相比,三层RESURF LDMOS器件的优值(FOM)得到提高,三种结构的优值之比为1∶1.75∶2.03。
孙鹏
刘玉奎
陈文锁
关键词:
降低表面电场
击穿电压
比导通电阻
高压半导体介质耐压终端
本发明提供一种高压半导体介质耐压终端,包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区,在有源器件区的一侧开设有第一深槽,第一深槽垂直穿过外延层,进入到高掺杂半导体材料...
谭开洲
付强
唐昭焕
胡刚毅
许斌
陈光炳
王健安
王育新
张振宇
杨永晖
钟怡
刘勇
黄磊
王志宽
朱坤峰
陈文锁
邱盛
文献传递
一种具有界面N<Sup>+</Sup>层的SOI LDMOS半导体器件
本发明公开了一种具有界面N<Sup>+</Sup>层的SOILDMOS半导体器件,涉及一种半导体功率器件,包括衬底硅层、介质埋层和有源顶层硅,介质埋层设置于衬底硅层与有源顶层硅之间,有源顶层硅自半导体表面至介质埋层分为N...
胡盛东
罗俊
谭开洲
徐学良
王健安
秦国林
唐昭焕
陈文锁
文献传递
高压半导体介质耐压终端
本发明提供一种高压半导体介质耐压终端,包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区,在有源器件区的一侧开设有第一深槽,第一深槽垂直穿过外延层,进入到高掺杂半导体材料...
谭开洲
付强
唐昭焕
胡刚毅
许斌
陈光炳
王健安
王育新
张振宇
杨永晖
钟怡
刘勇
黄磊
王志宽
朱坤峰
陈文锁
邱盛
全选
清除
导出
共2页
<
1
2
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张