您的位置: 专家智库 > >

俞惠

作品数:5 被引量:13H指数:2
供职机构:华东师范大学信息科学技术学院微电子电路与系统研究所更多>>
发文基金:上海市科学技术委员会资助项目更多>>
相关领域:电子电信更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 5篇电子电信

主题

  • 3篇放大器
  • 2篇低噪
  • 2篇低噪声
  • 2篇低噪声放大器
  • 1篇单片
  • 1篇电荷泵
  • 1篇电路
  • 1篇对数放大器
  • 1篇英文
  • 1篇射频
  • 1篇射频集成
  • 1篇射频集成电路
  • 1篇射频前端
  • 1篇锁相
  • 1篇锁相环
  • 1篇频段
  • 1篇中频放大器
  • 1篇线性度
  • 1篇芯片
  • 1篇接收机

机构

  • 5篇华东师范大学

作者

  • 5篇石春琦
  • 5篇许永生
  • 5篇赖宗声
  • 5篇俞惠
  • 4篇陶永刚
  • 4篇金玮
  • 3篇洪亮
  • 2篇李勇
  • 1篇游淑珍
  • 1篇李小进

传媒

  • 3篇电子器件
  • 1篇电气电子教学...
  • 1篇固体电子学研...

年份

  • 3篇2006
  • 2篇2005
5 条 记 录,以下是 1-5
排序方式:
一种低噪声高线性度射频前端电路设计被引量:9
2006年
介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8μm B iCM O S工艺实现,经过测试,射频前端的增益约为18 dB,双边带噪声系数2.5 dB,IIP 3为+5 dBm,5 V工作电压下的消耗电流仅为3.4 mA。
许永生游淑珍俞惠李小进石春琦赖宗声
关键词:射频集成电路射频前端低噪声放大器混频器
双频段接收机中的BiFET低噪声放大器(英文)
2006年
设计了一种采用BiFET结构的低噪声放大器(LNA),这种结构通过BiCMOS工艺使低噪声放大电路集合了双极型晶体管的低噪声特性和CMOS晶体管的高线性度。应用优化的BiFETCascode共源共栅结构能够明显地提高低噪声放大器的性能,并且能应用于两个不同频率。本文设计的低噪声放大器在低偏置电流(1.7mA)和低功耗(5.7mW)的情况下能取得1.69dB的噪声系数、15.96dB的电压增益、-8.5dBm的IIP3和-67dB的反向隔离。设计的BiFET低噪声放大器是采用了AMS0.8μm的BiCMOS混合信号工艺,经过优化可以用于工业、室内的远程无线控制系统包括无线门禁系统。
金玮许永生石春琦陶永刚俞惠李勇赖宗声
关键词:低噪声放大器ISM频段
一种ASK接收器中的中频对数放大器IC设计被引量:4
2006年
一种适用于ASK接收器中的双极型对数中频放大器,具有接收信号强度指示的功能(RSSI)。这种放大器实现了对数响应的分段近似,同时作为信号解调的一部分。本文介绍了RSSI特殊的具体电路及其结构。该放大器包含五级放大,每一个放大级都由一个限幅放大器和跨导单元组成。此放大器在±1dB的线性度下实现了90dB的动态范围。
陶永刚许永生石春琦金玮俞惠洪亮李勇赖宗声
关键词:对数放大器中频放大器
多端互连线网络布线时延的研究
2005年
互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少,这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。
俞惠许永生石春琦赖宗声陶永刚金玮洪亮
单片BiCMOS超高频接收机中锁相环的设计(英文)
2005年
集成电荷泵锁相环的接收芯片工作在ISM频段:290~470MHz,采用AMS 0.8μm BiCMOS工艺,npn管的特征频率为12 GHz,横向pnp的特征频率为650 MHz.锁相环中鉴频鉴相器和电荷泵的设计方案基本消除了死区.压控振荡器采用LC负阻结构,中心振荡频率为433 MHz,调谐范围为290~520MHz,频偏为100 kHz时的相位噪声约为-98 dBC/Hz.分频器采用堆叠式结构以降低功耗,PLL在5 V的工作电压下功耗仅为1.4 mA.
石春琦许永生俞惠金玮洪亮陶永刚赖宗声
关键词:接收机锁相环鉴频鉴相器电荷泵
共1页<1>
聚类工具0