石春琦
- 作品数：118 被引量：108H指数：6
- 供职机构：华东师范大学更多>>
- 发文基金：上海市科学技术委员会资助项目国家自然科学基金上海市教育委员会重点学科基金更多>>
- 相关领域：电子电信经济管理自动化与计算机技术一般工业技术更多>>
- 一种工作于66～83GHz的CMOS毫米波宽带低噪声放大器
- 本发明公开了一种工作于66~83GHz的CMOS毫米波宽带低噪声放大器，可应用于汽车雷达。采用变压器进行级间匹配同时调节谐振点达到宽带效果；双耦合等效跨导提高技术，提高增益的同时实现良好的宽带输入匹配。本发明的低噪声放大...
- 张润曦张欣石春琦
- BiCMOS对数放大器
- 一种BiCMOS对数放大器，属于集成电路设计及信号处理的技术领域。该放大器具有与已有的CMOS或Bipolar对数放大器相同的电路结构：由直流电平反馈电路、单端－差分转换电路、电流相加电路和电流－电压转换电路与五个单级限...
- 许永生陶永刚赖宗声石春琦金玮俞惠洪亮李勇
- 文献传递
- 零中频UHF RFID接收机中的低噪声放大器设计(英文)被引量：4
- 2007年
- 介绍了一个基于0.18μm标准CMOS工艺,可用于零中频UHF RFID(射频识别)接收机系统的900MHz低噪声放大器.根据射频识别系统的特点与要求对低噪放的结构、匹配、功耗和噪声等问题进行了权衡与分析,仿真结果表明:在1.2V供电时放大器可以提供20.8dB的前向增益,采用源端电感实现匹配并保证噪声性能,噪声系数约为1.1dB,放大器采用电流复用以降低功耗,每级电路从电源电压上抽取10mA左右的工作电流,并使反向隔离度达到-87dB.放大器的IP3为-8.4dBm,1dB压缩点为-18dBm.
- 张润曦石春琦崔建明赖宗声曹丰文
- 关键词：接收机零中频
- 一种射频绝缘体上硅互补金属氧化物半导体低噪声放大器
- 本发明公开了一种工作于中心频率为2.4GHz的基于部分耗尽绝缘体上硅互补型金属氧化物半导体工艺全片集成并带有静电防护的低噪声放大器。该放大器采用带源极负反馈共源共栅结构，电路中钳位二极管和电压钳位系统起到了良好的静电防护...
- 严琼陈磊赖宗声石春琦张书霖华林苏杰张伟刘盛富阮颖
- 一种辅助于生物医疗的多通道生物荧光的采集与处理方法
- 一种辅助于生物医疗的多通道生物荧光的采集与处理方法，涉及到生物医疗电子领域。该方法包括以下步骤：加入溶液、电路采样、数据降噪和数据计算。在该方法中，实现了对多组含有定制益生菌的待测生物细胞溶液的荧光信号的采集和处理，具体...
- 张润曦唐钰超石春琦黄磊磊吴晓媛
- CMOS低增益宽调谐范围全集成Ka波段毫米波正交压控振荡器
- 本发明公开了一种CMOS低增益宽调谐范围全集成Ka波段毫米波正交压控振荡器，振荡器谐振腔中加入由高低电平直接控制的MOS可变电容管阵列实现接入电容大小的切换，进而实现多子带调谐以获得低调谐增益和宽调节范围，并拥有较好的相...
- 张润曦石春琦何钰娟
- 文献传递
- 用于UHF RFID阅读器的自动频率校准模拟基带
- 2013年
- 基于0.18μm标准CMOS工艺,提出了一种适用于超高频射频识别阅读器的自动频率校准模拟接收基带。该模拟基带包含直流偏移消除电路和信道选择滤波器,直流偏移消除电路有6dB的预增益,信道选择滤波器采用8阶巴特沃斯结构。在频率校准电路的作用下,滤波器能够分别对250kHz和1.35MHz截止频率进行校准,校准时间小于3μs。后仿真结果表明,在3.3V电源电压下,整个模拟基带消耗12mA电流,截止频率为1.35MHz,10dB增益条件下带内输入3阶交调达到12dBm,在30dB增益时,带内噪声系数为26dB。
- 尤琳张书霖袁圣越石春琦张润曦
- 基于FPGA的智能粮库监控系统
- 本发明公开了一种基于FPGA的智能粮库监控系统，包括ZigBee组网通信模块、太阳能板、电源稳压模块、FPGA控制器、wifi模块、电脑PC终端、空气温湿度传感器、粮堆温湿度变送器、烟雾传感器、CO<Sub>2</Sub...
- 张润曦周洲石春琦刘元
- 文献传递
- 最大化输出循环长度的输出反馈型增量总和调制器
- 本发明公开了一种最大化输出循环长度的输出反馈型增量总和调制器，其采用三个结构相同的输出反馈模块OFM和噪声抵消网络N结构，对于分辨率为n bit的调制器，其输出反馈模块OFM将输出反馈到输入达到最大的输出循环长度2<Su...
- 张润曦石春琦任兵兵杨亚邓晓东田鹏飞
- 文献传递
- 8～25 GHz 1:8高速分频器的设计
- 2014年
- 采用IBM0.13μm CMOS工艺,在锁相环系统电源电压2.5V的条件下,以三级分频器级联的方式实现了一款8-25GHz 1∶8高速分频器电路。为了获得更高的工作速度和灵敏度,设计中对传统的伪差分结构锁存器进行了拓扑和版图优化,基本的二分频单元由锁存器和输出缓冲级电路构成,以保证版图布线后信号传输的衰减最低。后仿真结果表明：在电源电压2.5V时,分频器的核心电路（第一级）功耗为21.75mW,对应的版图尺寸为70μm×35μm;在输入信号峰峰值900mV的条件下,分频范围达到8-25GHz,并通过了所有工艺角和温度仿真。
- 张楠陆泼苏浩石春琦张润曦
- 关键词：CMOSPLL
