马玥
- 作品数:6 被引量:20H指数:2
- 供职机构:浙江大学更多>>
- 发文基金:国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域:电子电信电气工程更多>>
- 小波包变换在电机性能测试中的应用被引量:16
- 2003年
- 基于小波变换和小波包变换的基本原理,利用其在非平稳信号时频分析中独特的优越性,对直流电动机起动过程中的电枢电流信号进行分析,得到直流电机的转矩-转速特性,从而实现了一种无需转矩转速传感器的直流电机转矩-转速特性曲线的快速测试方法.类似的方法和原理,也可推广到交流电机的性能测试中.
- 陈暾黄进马健李虎马玥
- 关键词:小波包变换时频分析
- 基于密集采样成像算法的全芯片可制造性检查技术
- 2005年
- 分辨率增强技术(Resolution Enhancement Technology, RET)在集成电路制造中的应用使得光刻用掩模图形日趋复杂, 而掩模制造成本和制备时间也随之增加. 由于光刻工艺包含了一系列复杂的物理和化学过程, 分辨率增强技术本身很难保证其输出结果的正确性, 因此在制造之前, 利用计算机对已经过处理的版图作可制造性验证变得十分必要. 文中介绍了光刻建模、成像模拟和问题区域查找的算法, 回顾和比较了当今流行的post-RET验证方法, 并阐述了基于密集采样成像算法(Dense Silicon Imaging, DSI)的可制造性验证的必要性. 并在密集采样成像算法的各个关键步骤提出了新的加速算法. 在新算法的帮助之下, 以往由于计算量太大而被认为不实用的基于密集采样成像的可制造性检查得到了实现.文章的最后部分给出了密集采样成像算法在实际中应用的例子和实验结果.
- 严晓浪陈晔史峥马玥高根生
- 关键词:成像算法可制造性光刻掩模分辨率增强技术芯片
- 亚100纳米级标准单元的可制造性设计被引量:4
- 2005年
- 本文介绍了亚 10 0纳米工艺可制造性验证的一组工艺仿真和错误定位技术 ,制定了标准单元可制造性设计 (DFM ,DesignForManufacturability)的流程 ,重点讨论了在亚 10 0纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题 ,提出了相应的新设计规则和解决方案 .依靠以上DFM技术方法 ,完成了实际 90nm工艺标准单元可制造性设计工作 .
- 张培勇严晓浪史峥高根生马玥陈晔
- 关键词:可制造性设计分辨率增强技术
- 一种基于卷积核的集成电路光刻制造建模方法
- 本发明公开的基于卷积核的集成电路光刻制造建模方法,提出了基于卷积核分解算法的光刻制造模拟系统框架,并利用构建卷积核组和建立光强贡献表的方法大大减少了空间点光强的计算量,能够快速计算和预测在集成电路光刻制造过程中硅表面点光...
- 严晓浪史峥王国雄马玥
- 文献传递
- 纳米级集成电路分辨率增强技术研究
- 半导体制造工艺从0.18μm技术节点开始,“亚波长光刻”技术被广泛采用。在亚波长光刻下,由于掩模制造、光刻和蚀刻过程中光的衍射及其它物理现象,导致掩模图形和硅片表面实际印刷图形之间不再一致。版图图形转移过程中的失真,将会...
- 马玥
- 关键词:分辨率增强光学邻近校正移相掩模集成电路
- 文献传递
- 一种基于卷积核的集成电路光刻制造建模方法
- 本发明公开的基于卷积核的集成电路光刻制造建模方法,提出了基于卷积核分解算法的光刻制造模拟系统框架,并利用构建卷积核组和建立光强贡献表的方法大大减少了空间点光强的计算量,能够快速计算和预测在集成电路光刻制造过程中硅表面点光...
- 严晓浪史峥王国雄马玥
- 文献传递