霍林
- 作品数：8 被引量：12H指数：2
- 供职机构：山东大学信息科学与工程学院更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- STM-1解扰系统的并行化技术研究与ASIC设计被引量：4
- 2005年
- 依据ITU-TG.707/Y.1322建议中给出的串行扰码算法推导出并行扰码算法,并由此算法设计出SDH8路并行扰码/解扰器。采用FPGA对该设计加以验证,证明设计方案是可行的。在此基础上,采用ASIC设计方法设计实现了STM-1解扰系统。
- 郭琦霍林许新新李惠军
- 关键词：同步数字体系扰码解扰
- 同步数字体系中155Mbit/s净荷的误码测试被引量：1
- 2006年
- 本文基于光纤传输同步数字体系(SDH)系统的开发背景,较为详细地总结了155Mbit/s速率下的净荷误码测试机理。最后给出了净荷的误码测试方法以及误码测试系统的信号流程。
- 霍林许新新赵雷华熹曦李惠军
- 关键词：同步数字体系误码误码测试
- 可编程逻辑器件亚稳态的分析与测试被引量：3
- 2006年
- 随着可编程逻辑器件(PLD)的功能日益强大,工作频率不断提高。由于片上多时钟域系统的集成,使得异步信号数量增加,由此带来了所谓的亚稳态(metastable)问题。亚稳态问题对器件的可靠性将造成严重影响。基于PLD器件亚稳态的成因与机理,本文提出一种简便、可靠的PLD器件亚稳态性能的测试方案。
- 许新新赵雷华熹曦郭琦霍林李惠军
- 关键词：亚稳态平均无故障时间可编程逻辑器件
- SDH中E1/VC-12异步映射的设计与实现被引量：2
- 2006年
- 分析了同步数字体系中2.048Mbps支路信号E1异步映射进VC-12的过程,并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正/零/负码速调整。同时,为了在异步时钟域之间可靠地传递数据,采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。
- 霍林郭琦许新新李惠军
- 关键词：同步数字体系异步映射码速调整异步FIFO格雷码
- STM-1段开销处理系统的可设计性测试被引量：1
- 2005年
- 本文依据ITU关于同步数字体系SDH的建议,设计实现了STM-1段开销处理系统,重点完成了该系统的可设计性测试,并给出了通过该系统验证的测试方案。
- 郭琦霍林许新新李惠军
- 关键词：同步数字体系段开销
- 小尺寸双极超β晶体管的TCAD设计与优化被引量：1
- 2005年
- 基于TCAD一体化系列工具,实现了小尺寸双极性超β晶圆管芯的工艺级及器件物理特性级的 设计与优化。提出了基区宽度接近90nm层次下的小尺寸双极性超β晶体管的工艺实施方案。经TSUPREM -Ⅳ和MEDICI一体化仿真、参数提取及特性的验证表明,设计方案完全可以达到器件参数的要求。
- 许新新郭琦霍林李惠军
- 关键词：双极型晶体管增益计算机仿真
- E1/VC-4映射解映射系统的设计
- 电信传输方式自模拟转变为数字以来，一直沿用的是PDH(Plesiochronous Digital Hierarchy，准同步数字系列)传输方式。然而，随着现代电信技术的迅猛发展，PDH传输方式正逐渐暴露出许多不足之处，...
- 霍林
- 关键词：同步数字体系自顶向下VERILOG异步FIFO
- 文献传递
- 集成电路可制造性设计中器件参数的提取
- 2005年
- 分别采用流体力学模型和漂移扩散模型对不同沟道长度的NMOSFET进行衬底电流的提取,并以NMOSFET沟道长度和LDD注入峰值综合对器件特性的影响为研究内容,介绍了集成电路可制造性设计中器件参数的优化与提取。
- 霍林郭琦李惠军
- 关键词：超大规模集成电路超深亚微米可制造性设计半导体器件模拟
