您的位置: 专家智库 > >

孙黎

作品数:4 被引量:20H指数:3
供职机构:中国科学院更多>>
发文基金:国家科技重大专项更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 4篇自动化与计算...

主题

  • 2篇阵列
  • 2篇软件测试
  • 2篇自动测试设备
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇门阵列
  • 2篇可编程门阵列
  • 2篇ATE
  • 2篇测试设备
  • 1篇多时钟域
  • 1篇亚稳态
  • 1篇容错
  • 1篇冗余
  • 1篇时钟
  • 1篇数据编码
  • 1篇数据容错
  • 1篇数据冗余
  • 1篇自动化
  • 1篇自动化测试
  • 1篇自动化测试技...

机构

  • 4篇中国科学院
  • 4篇中国科学院大...
  • 1篇中国科学院光...

作者

  • 4篇张涛
  • 4篇孙黎
  • 2篇苏宇
  • 1篇周珊
  • 1篇王相阳
  • 1篇张弛

传媒

  • 2篇计算机技术与...
  • 1篇计算机工程
  • 1篇计算机测量与...

年份

  • 1篇2019
  • 2篇2014
  • 1篇2013
4 条 记 录,以下是 1-4
排序方式:
分布式存储系统中的纠删码容错方法研究被引量:6
2019年
HRC码是一种具有存储效率高、计算复杂度低等优点的纠删码,但其存在编解码计算开销大、实现较为复杂等不足。通过对HRC码的译码算法进行优化,提出一种新型的纠删码HRCSD。采用内外层分层结构,内部的冗余由HRC码的编码结构组成,外层采用偏移复制策略,将原始信息进行旋转存储,能够实现并行读写。实验结果表明,与三副本技术和S2-RAID纠删码相比,HRCSD纠删码具有容错性能高、修复开销低等优势,可满足大规模分布式存储系统的容错需求。
孙黎孙黎苏宇张弛
关键词:分布式存储系统纠删码数据容错数据编码数据冗余
基于ATE的FPGA软件自动化测试技术的研究被引量:4
2014年
文中针对目前FPGA测试环境系统开发中存在的自动化程度不够高、速度和精度不能达到要求等问题,根据FPGA的特点,基于软件测试技术,结合ATE(Automatic Test Equipment)的优势,提出了一种解决FPGA软件自动化测试的方案。该方案能够降低测试环境的开发时间和成本,满足测试需求的同时提高FPGA软件自动化测试的速度和精度。文中以商用ATE为依托,详细地介绍了测试原理、测试方法以及测试流程,并在具体的工程项目验证了该方法的可行性。
孙黎张涛周珊
关键词:自动测试设备现场可编程门阵列测试环境软件测试
基于Xenomai的实时Linux系统的研究被引量:8
2013年
针对标准Linux操作系统实时性不好的问题,提出一种更加注重用户态的实时性且兼容多种流行实时操作系统的实时化方案,即利用Xenomai实时补丁改造标准Linux内核的实时化方案,并基于工控PC机,搭建了基于Xenomai实时补丁的实时Linux系统,并对其实时性进行了测试。测试结果表明,实时化后的操作系统具有良好的用户态、内核态以及定时器中断响应下的实时性,中断处理的最大延迟时间减小到令人满意的几十微秒级数量级,可以用于对实时性要求较高的强实时应用领域。
苏宇张涛孙黎
关键词:LINUXXENOMAI
基于ATE的FPGA亚稳态的激发与验证被引量:2
2014年
在FPGA电路设计中,信号间常发生跨时钟域的传输,亚稳态问题成为影响系统可靠性的关键因素;目前的测试方法不能满足对亚稳态的测试,如何有效地激发亚稳态及验证亚稳态保护措施的有效性,成为FPGA测试的关键问题;文章详细分析了FPGA中亚稳态产生的根源,基于ATE测试系统,提出了一种有效的多时钟域的测试方法,通过设计输入信号间的时序偏差,激发亚稳态,并验证电路相应的保护措施是否有效;在此基础上,设计了基于ATE的测试系统,调整时钟间隔,成功的激发出亚稳态,并验证了经过两级同步后的电路有效地避免了亚稳态的传播。
孙黎张涛王相阳
关键词:自动测试设备现场可编程门阵列亚稳态软件测试多时钟域
共1页<1>
聚类工具0