您的位置: 专家智库 > >

蒋丽

作品数:11 被引量:18H指数:2
供职机构:桂林电子科技大学更多>>
发文基金:广西壮族自治区自然科学基金广西无线宽带通信与信号处理重点实验室主任基金国家自然科学基金更多>>
相关领域:电子电信经济管理自动化与计算机技术更多>>

文献类型

  • 7篇期刊文章
  • 4篇专利

领域

  • 8篇电子电信
  • 1篇经济管理
  • 1篇自动化与计算...

主题

  • 3篇点乘
  • 3篇电路
  • 2篇电源
  • 2篇延迟锁相环
  • 2篇预充电
  • 2篇锁相
  • 2篇锁相环
  • 2篇判决
  • 2篇位宽
  • 2篇相位
  • 2篇校准
  • 2篇灵敏放大器
  • 2篇开关电源
  • 2篇放电
  • 2篇放电状态
  • 2篇充电
  • 1篇带隙基准
  • 1篇低功耗
  • 1篇低温度系数
  • 1篇增益

机构

  • 11篇桂林电子科技...
  • 2篇成都华微电子...
  • 1篇电子科技大学

作者

  • 11篇蒋丽
  • 10篇韦雪明
  • 2篇韦保林
  • 1篇罗和平
  • 1篇赵洪飞
  • 1篇钟海富
  • 1篇徐卫林

传媒

  • 4篇微电子学
  • 2篇桂林电子科技...
  • 1篇企业科技与发...

年份

  • 3篇2024
  • 1篇2023
  • 1篇2022
  • 1篇2020
  • 2篇2019
  • 2篇2018
  • 1篇2016
11 条 记 录,以下是 1-10
排序方式:
一种高精度8TSRAM存储阵列存内计算电路
2023年
为解决传统“冯·诺依曼”架构功耗墙瓶颈,提升人工智能应用中点乘求和计算能效,设计了一种基于8T静态随机存储器阵列的存内计算电路,可有效解决“内存墙”问题。通过对存储单元的偏置电压设计来稳定充放电电流,可改善位线放电线性度,提高计算准确性。同时,在保证放电电流相同的前提条件下,减少了模数转换器(ADC)阈值编码,存储阵列的面积明显减小。电路基于65 nm CMOS工艺设计,通过8×72存储阵列的并行计算结构完成了64 Byte二进制点乘累加计算功能。仿真结果表明,在3位ADC输出、8 bit比较输出模式下,使用0.8、1.2 V的核心电源电压和250 MHz的时钟频率,可达到每比特1.69 GOPS/W的计算能效。与理论值基线相比,计算输出的平均计算偏差最大为1.05%,有效提高了计算准确率,并减小了电路面积。
韦雪明周立昕尹仁川许仕海蒋丽李建华
关键词:CMOS高线性度
一种多相采样存内计算电路
本发明公开一种多相采样存内计算电路,包括时序控制模块,符号判决模块和m+1个神经元单元;每个神经元单元均由位线预充电模块、权重输入模块、存内计算模块、点乘累加转换模块和钟控灵敏放大器。通过时序控制模块控制该存内计算电路实...
韦雪明周立昕蒋丽
应用于弱能量收集的低功耗DC-DC升压转换器被引量:2
2019年
设计了一种应用于能量收集领域的低功耗、超低电压DC-DC升压转换器。研究了转换器工作频率与功率和效率的关系,通过选择合适的脉冲宽度调制(PWM)频率来提高输出功率。通过适当提升转换器开关功率管的栅极电压,减小了晶体管的泄露电流,从而提高了输出电压。基于CMOS 65nm工艺进行设计。仿真结果表明,提出的方案能提高弱能量转换效率。当输入电压为100mV时,最大输出电压为1 000mV。DC-DC升压转换器的输出功率为3.08μW,转换器控制单元的功耗为697nW,转换效率达到57.3%。
韦雪明覃毅青林思宇蒋丽韦保林李建华
关键词:脉冲宽度调制
一种宽带延迟锁相环频段自适应调整电路
本发明涉及一种宽带延迟锁相环频段自适应调整电路,所述系统包括:延迟锁相环电路、相位误差脉冲提取模块、误差延迟判决模块、环路增益切换模块。所述延迟锁相环电路负责产生同周期且等间隔的九相但不限于九相信号;相位误差脉冲提取模块...
蒋丽蔡子陆韦雪明
一种多相采样存内计算电路
本发明公开一种多相采样存内计算电路,包括时序控制模块,符号判决模块和m+1个神经元单元;每个神经元单元均由位线预充电模块、权重输入模块、存内计算模块、点乘累加转换模块和钟控灵敏放大器。通过时序控制模块控制该存内计算电路实...
蒋丽韦雪明周立昕
一种分段式峰值电流斜坡补偿电路被引量:4
2018年
设计了一种应用于峰值电流型控制Buck DC-DC转换器的分段式斜坡电流补偿电路,以消除峰值电流控制模式下可能产生的次谐波振荡。该电路采样峰值电流,通过采样电阻将电流转换为电压输出。当开关脉冲控制的导通时间占空比D<35%时,斜坡补偿电压的斜率为零。当占空比D>35%时,斜坡补偿电压的斜率占空比变化。斜坡补偿电路不仅消除了D>50%时次谐波振荡引起的系统不稳定现象,还提高了电源芯片的带载能力。基于0.5μm BCD工艺进行设计,仿真结果显示,该斜坡补偿电路具有良好的补偿能力和带载能力。应用该电路的DC-DC转换器的最高负载工作电流达到7A。
韦雪明周茜赵洪飞蒋丽侯伶俐
关键词:开关电源PWM调制
技术创新型企业核心竞争力提升案例分析被引量:2
2016年
伴随着社会经济的飞速发展,技术创新已成为生产企业可持续发展的关键因素,技术创新更是生产企业核心竞争力提升的有力保障。然而,技术创新型企业该如何通过技术创新方式或手段来提升企业的核心竞争力呢?这是值得我们进一步探索的方向。文章主要选取广西玉柴集团作为技术创新型生产企业的典范,通过分析该生产企业核心竞争力提升的成功做法,给众多处于技术改进中的同类生产企业提供宝贵的经验。
钟海富蒋丽
关键词:技术创新核心竞争力案例分析
一种延迟锁相环多相位时钟信号延迟失配校准系统及方法
本发明涉及一种延迟锁相环多相位时钟信号延迟失配校准系统及方法,用于解决延迟锁相环多相位时钟相邻输出时钟相位延迟差存在失配的问题。所述系统及方法包括:多相时钟发生电路、数字时间转换电路、多路选择电路、鉴相电路与数字相位校准...
蒋丽蔡子陆韦雪明
一种自校准高精度时间放大器被引量:2
2019年
提出了一种应用于时间数字转换器的2倍增益自校准时间放大器。该时间放大器能动态调整支路电容的充放电时间,有效提高了增益稳定性。基于65nm CMOS工艺进行设计,电源电压为1V。仿真结果表明,在不同温度和工艺角下,动态输入范围可达600ps,增益误差小于10%。在6级级联的条件下,最小精度为0.46ps,归一化差分误差为0.15LSB,归一化绝对误差为0.19LSB。与传统时间放大器相比,该时间放大器的性能明显改善。
韦雪明覃毅青蒋丽韦保林徐卫林
关键词:自校准
一种低温度系数恒流源设计被引量:2
2020年
为了降低温度变化对基准电流源输出电流的影响,设计了一种基于NMOS管负温系数和电阻正温系数进行温度补偿的恒流源电路。采用自偏置运放结构稳定运算放大器偏置的低温漂的恒流源。该恒流源采用CMOS 180μm工艺设计。仿真结果表明,当输出基准电流为100μA,温度为-20~100℃时,电流温度系数为21×10^-6℃^-1,当电源电压为1~3 V时,基准电流仅变化2.7%,且该基准电流源的电源抑制比可达69 dB。
蒋丽侯伶俐韦雪明
关键词:恒流源带隙基准温度系数
共2页<12>
聚类工具0