您的位置： 专家智库 > >

许晏

作品数：11 被引量：20H指数：2
供职机构：中国工程物理研究院电子工程研究所更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 9篇期刊文章
  • 2篇会议论文

领域

  • 8篇自动化与计算...
  • 5篇电子电信

主题

  • 5篇FPGA
  • 3篇基于FPGA
  • 2篇电路
  • 2篇集成电路
  • 2篇SATA
  • 2篇VERILO...
  • 2篇FPGA实现
  • 2篇IP
  • 2篇存储转发
  • 1篇单片
  • 1篇单片机
  • 1篇电路板
  • 1篇电路设计
  • 1篇多通道
  • 1篇以太
  • 1篇以太网
  • 1篇异步系统
  • 1篇硬件
  • 1篇硬件描述语言
  • 1篇软件设计

机构

  • 11篇中国工程物理...
  • 1篇中国科学院
  • 1篇中国工程物理...

作者

  • 11篇许晏
  • 6篇陈泉根
  • 3篇朱佳齐
  • 3篇庞博
  • 2篇白广治
  • 2篇谭安菊
  • 2篇尹蕾
  • 1篇江舸
  • 1篇汤晓曦
  • 1篇吴威
  • 1篇李文杰
  • 1篇李皓

传媒

  • 2篇电子设计工程
  • 1篇国外电子元器...
  • 1篇电子科技大学...
  • 1篇微计算机信息
  • 1篇电子工程师
  • 1篇单片机与嵌入...
  • 1篇计算机测量与...
  • 1篇太赫兹科学与...

年份

  • 1篇2017
  • 1篇2016
  • 2篇2015
  • 1篇2013
  • 2篇2012
  • 1篇2011
  • 1篇2006
  • 2篇2005
共 11 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
基于APTIX设备实现对数字系统的硬件加速验证被引量：1
2005年
随着硬件描述语言(HDL)的发展,数字系统日趋复杂,对其进行验证需要很长时间,根据近年来的统计,对数字系统设计进行测试验证所花的时间占整个设计过程的60%以上。但是现在许多可编程逻辑器件(PLD)厂家都能够提供相关电子设计自动化(EDA)软件来完成对数字系统的快速验证,其中APTIX公司的设备是价格低、验证速度快、基于层次化和模块化的验证平台。文中以APTIX设备为开发环境,应用硬件加速验证的方法来实现对数字系统的快速验证。
谭安菊许晏
关键词：集成电路设计数字系统
基于FPGA的SATA Ⅱ主机端IP核设计被引量：1
2013年
按照SATAⅡ协议标准,基于Xilinx FPGA完成主机端IP核的设计;采用硬件描述语言对要实现的电路进行描述,主要完成主机端物理层、链路层和传输层的设计;设计的SATAⅡ主机控制器IP核具有较高的集成度、较低的成本以及使用方便等优点;在对各模块设计过程中,采用的功能仿真工具为Modelsim,以确保每个模块功能的正确性。功能仿真通过后使用在线逻辑分析仪Chipscope对设计进行在线调试;通过下载调试,设计的IP核正确运行,满足SATA协议规范要求。
朱佳齐陈泉根吴威许晏
关键词：FPGAIP硬件描述语言
基于FPGA的曼彻斯特编解码器设计被引量：11
2011年
自上世纪80年代以来,MIL-STD-1553B总线标准已广泛应用于海陆空三军,但是其核心编解码芯片多为国外生产,为实现自主研发,设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述语言(Verilog)设计电路,ISE完成综合和布局布线的工作,并用modelSim进行仿真验证。在深入分析曼彻斯特码型特点的基础上,对编解码器的工作过程和逻辑结构进行详细介绍。
汤晓曦尹蕾许晏陈泉根
关键词：MIL-STD-1553B总线FPGAVERILOG
解调译码系统全自动测试平台设计
针对解调译码系统算法复杂且测试数据量大的特点,在典型UVM(UniverisalVerification Methodology)验证平台的基础上利用虚拟Sequence/Sequencer实现输入测试数据的灵活配置,并...
庞博许晏
关键词：软件设计
利用APTIX MP3C和Spartan-IIE FPGA实现数字系统的验证被引量：1
2005年
随着数字电路设计的规模及复杂程度的提高,对其进行测试验证所花费的时间和费用也随之提高,所以减少测试验证成本是当前数字电路设计的关键。本文利用MP3C和Spartan-IIE FPGA构建平台来实现数字系统的快速验证。这二款设备都具有业界价格最低、验证速度比较快的特点,利用它们可以大大提高验证效益。
谭安菊陈泉根许晏
关键词：集成电路FPGA
十六位单片机IP研究与FPGA实现被引量：2
2006年
随着集成电路IC的快速发展,SoC已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP复用的设计方法。IP核的开发是SoC这种设计方法的关键和基础。本文主要以现在广为使用、功能强大的十六位单片机为模型,介绍可复用IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。
白广治陈泉根许晏
关键词：IPIC片上系统FPGA单片机
多通道频率交织1.4GHz宽带DRFM系统被引量：1
2015年
更大的带宽是数字射频存储(DRFM)系统的发展方向,获取超宽带微波器件、高速AD/DA、高速存储/信号处理芯片等关键器件成为制约DRFM系统发展的瓶颈问题。该文提出了一种多通道频率交织架构,构建了一套C波段的超宽带DRFM系统。并针对系统复杂度增加带来的信号失真问题,在FPGA上设计并实现了补偿算法。实验结果表明:系统瞬时带宽达到f0±700 MHz、带内幅度平坦度优于6 d B、信号线性度优于5×10?5。从而实现利用通用器件构建超大带宽DRFM系统的目的。
江舸李皓李文杰许晏
关键词：数字射频存储多通道
基于FPGA的嵌入式串行千兆以太网设计被引量：2
2012年
本设计以Xilinx FPGA为核心芯片,利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数,完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求,同时在电路设计时,具有PCB布线简单以及信号完整性好等优点。
朱佳齐白广治许晏陈泉根
关键词：千兆以太网FPGA
基于UVM验证方法学的存储转发系统验证
了存储转发系统的特点并搭建了基于System Verilog语言的UVM(Universal Verification Methodology)高级验证方法学的验证平台.通过对被测件的分析,提出了不同于典型平台的事物级数...
庞博许晏
关键词：参考模型
基于SATAⅡ协议的CRC32并行算法的研究
2012年
在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。
朱佳齐尹蕾许晏陈泉根
关键词：CRC32SATAVERILOG
全选 清除 导出
共2页<12>
聚类工具0