您的位置: 专家智库 > >

李笑盈

作品数:6 被引量:81H指数:3
供职机构:北京科技大学计算机与通信工程学院更多>>
发文基金:国家高技术研究发展计划高等学校骨干教师资助计划更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 4篇期刊文章
  • 2篇会议论文

领域

  • 4篇自动化与计算...
  • 3篇电子电信

主题

  • 4篇电路
  • 3篇集成电路
  • 2篇电路设计
  • 2篇FPGA
  • 2篇FPGA设计
  • 1篇点运算
  • 1篇运算器
  • 1篇阵列
  • 1篇通信专用
  • 1篇通信专用集成...
  • 1篇专用集成电路
  • 1篇微处理器
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇芯片
  • 1篇逻辑仿真
  • 1篇逻辑器件
  • 1篇门阵列
  • 1篇可编程逻辑
  • 1篇可编程逻辑器...

机构

  • 6篇北京科技大学
  • 5篇国防科学技术...
  • 1篇北京大学

作者

  • 6篇李笑盈
  • 4篇孙富明
  • 2篇夏宏
  • 1篇王建东
  • 1篇王攻本
  • 1篇王飞
  • 1篇汤春林

传媒

  • 2篇计算机工程与...
  • 1篇电子技术应用
  • 1篇微处理机
  • 1篇2001中国...
  • 1篇第四届中国通...

年份

  • 4篇2002
  • 2篇2001
6 条 记 录,以下是 1-6
排序方式:
浮点加法运算器前导1预判电路的实现被引量:6
2002年
提出了一种应用于浮点加法器设计中前导1预判电路(LOP)的实现方案。此方案的提出是针对进行浮点加减运算时,尾数相减的结果可能会产生若干个头零,对于前导1的判断将直接影响规格化左移的位数而提出的。前导1的预判与尾数的减法运算并行执行,而不是对减法结果的判断,同时,并行检测预判中可能产生的1位误差,有效缩短了整个加法器的延时。LOP电路设计采用VHDL语言门级描述,已通过逻辑仿真验证,并在浮点加法器的设计中得到应用。
李笑盈孙富明夏宏
关键词:规格化逻辑仿真
浮点开方运算单元的电路设计被引量:9
2001年
文章提出了一种基于逐位循环开方算法,"四位一开方"的浮点开方运算单元的电路设计方案,使限制周期时间的循环迭代部分的门级数降低到14级。按14级门延时为周期时间计算,完成一个IEEE单、双精度浮点数的开方运算分别需要15和29周期。同时,文章对目前开方运算所采用的两类主要的算法-逐位循环开方算法和牛顿-莱福森迭代开方算法进行了描述,其中包括数的冗余表示等内容。
夏宏李笑盈王攻本
关键词:微处理器电路设计浮点运算器
ASIC设计中的仿真与验证
本文讨论了利用多种EDA工具实现ASIC设计中仿真与验证原理、方法,以实际操作介绍了设计流程,并给出FPGA设计中常用技巧.
孙富明李笑盈
关键词:通信专用集成电路现场可编程门阵列
文献传递
基于Handel-C语言的FPGA设计
在设计复杂系统与高性能芯片中,硬件工程师广泛使用H DL进行FPGA与ASIC芯片的设计,而这束缚了将软件功能设计成硬件的设计速度.使用Celoxica公司基于Hanel-C的DK1设计工具能够完成C语言直接到FPGA的...
孙富明李笑盈王飞
关键词:HANDEL-C芯片集成电路
文献传递
FPGA模拟MBUS总线的实现被引量:1
2002年
讨论了利用FPGA工具实现MBus总线的原理、方法,以实际操作介绍了FPGA设计流程,并给出FPGA常用设计技巧。
孙富明李笑盈汤春林王建东
关键词:XILINXFPGA可编程逻辑器件
基于多种EDA工具的FPGA设计被引量:66
2002年
介绍了利用多种EDA工具进行FPGA设计的实现原理及方法,其中包括设计输入、综合、功能仿真、实现、时序仿真、配置下载等具体内容。并以实际操作介绍了整个FPGA的设计流程。
孙富明李笑盈
关键词:FPGA电路设计集成电路
共1页<1>
聚类工具0