曾洪博
- 作品数：9 被引量：16H指数：3
- 供职机构：中国科学院计算技术研究所更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于片上多核处理器的缓存一致性协议研究
- 随着半导体技术的发展，片上多核处理器以其高能效、高性能、低设计复杂度等诸多方面的优势已经成为微处理器发展的未来方向。缓存一致性协议是多核处理器中的一项核心技术。它的设计、实现、验证的难度大，对它的研究也一直延续至今。在多...
- 曾洪博
- 关键词：微处理器片上多核处理器
- 基于物理反标的处理器功耗建模与评估方法被引量：3
- 2007年
- 将基于综合的处理器作为主要研究对象,通过参数化RTL和物理反标的方法对处理器中的基本单元块提取出功耗值并组成功耗模型库;将处理器各模块映射为基本单元块的组合,利用性能模拟器统计出的模块翻转信息,从而对处理器的功耗做出快速准确的评价.实验结果表明,该方法可以做到与门级网表的真实功耗值误差不到10%,且速度开销很小.
- 黄琨张戈王君曾洪博
- 关键词：功耗评估高性能处理器
- 一种分片式多核处理器的用户级模拟器被引量：8
- 2008年
- 随着片上晶体管资源的增多和互连线延迟的加大,分片式多核微处理器已成为多核处理器设计的新方向.为了对这种新型处理器进行体系结构的深入研究和设计空间的探索,设计并实现了针对分片式多核处理器的用户级多核性能模拟器.该多核模拟器在龙芯2号单处理器核的基础上,完整地模拟了基于目录的Cache一致性协议和存储转发式片上互联网络的结构模型,详细地刻画了由于系统乱序处理各种请求应答和请求之间的冲突而造成的时序特性,可以通过运行各种串行或并行的工作负载对多核处理器的各种重要性能指标加以评估,为多核处理器的结构设计提供了快速、灵活、高效的研究平台.
- 黄琨马可曾洪博张戈章隆兵
- 关键词：模拟器片上网络
- 一种控制两种不同速度总线间数据传送的方法
- 本发明公开了一种控制两种不同速度总线间数据传送的方法。该方法包含：传送不同方向数据用的读FIFO和写FIFO、用于从写FIFO中收集写数据的写缓冲区0和写缓冲区1、用于在另外一条总线的数据进入读FIFO前缓冲数据的读缓冲...
- 蔡飞胡明昌曾洪博唐志敏
- 文献传递
- 一种控制两种不同速度总线间数据传送的方法
- 本发明公开了一种控制两种不同速度总线间数据传送的方法。该方法包含：传送不同方向数据用的读FIFO和写FIFO、用于从写FIFO中收集写数据的写缓冲区0和写缓冲区1、用于在另外一条总线的数据进入读FIFO前缓冲数据的读缓冲...
- 蔡飞胡明昌曾洪博唐志敏
- 文献传递
- DDR和DDR2内存控制器的读数据采样方法及装置
- 本发明公开了一种DDR和DDR2内存控制器的延时滤波电路，由与门、或门和延时单元组成，延时滤波电路分为数据选通信号上升沿处理部分和数据选通信号下降沿处理部分。上升沿处理部分包括延时单元和与门，数据选通信号上升沿处理部分按...
- 张斌胡明昌李文蔡飞曾洪博
- 文献传递
- DDR和DDR2内存控制器的读数据采样方法及装置
- 本发明公开了一种DDR和DDR2内存控制器的延时滤波电路，由与门、或门和延时单元组成，延时滤波电路分为数据选通信号上升沿处理部分和数据选通信号下降沿处理部分。上升沿处理部分包括延时单元和与门，数据选通信号上升沿处理部分按...
- 张斌胡明昌李文蔡飞曾洪博
- 文献传递
- 片上多核处理器的结构级功耗建模与优化技术研究被引量：3
- 2009年
- 功耗是导致片上多核处理器出现故障的重要诱因,也是片上多核处理器设计的重要制约因素。如何降低多核处理器的功耗并提高处理器能量效率,具有很大的研究意义与探索空间。文中主要从体系结构设计者的角度,并结合电路实现,研究并总结纳米级工艺下片上多核处理器的功耗建模与评估方法,及其不同构件的低功耗优化技术。通过提出创新高效的多核处理器结构级功耗评估方法及其模拟平台,提高多核结构功耗模拟的准确性与灵活性,并以此为依托,开展处理器核、片上网络、片上存储及其一致性协议的各方面优化,寻求提高多核处理器功耗有效性的微体系结构,为国产多核处理器的低功耗设计提供一定借鉴与参考。
- 张戈胡伟武黄琨曾洪博王君
- 关键词：片上多核处理器功耗评估
- 一种高性能北桥芯片的设计及性能分析被引量：3
- 2007年
- 计算机系统整体性能的提高不仅仅依赖于处理器计算能力的提升也需要高性能芯片组的有力支持.芯片组承担着CPU和外围设备通信的重任,而且目前大多数系统中采用把内存控制器集成在北桥中的方法,这更加突出了北桥在访存性能以至于在整个系统中的关键作用.以高性能为目标,龙芯2C处理器配套北桥芯片NB2005的设计和优化采用了很多新的方法和技术,其中包括根据程序行为进行动态Page管理的内存控制电路,一种与内存控制电路状态相结合的预取策略和具备高吞吐量低延迟的PCI通道设计等.性能测试和分析表明,搭配NB2005的龙芯2C系统访存带宽要比搭配Marvell GT64240北桥的系统提高40%以上,运行SPECCPU2000浮点和定点程序的性能分别提高了12.2%和2.5%,磁盘I/O的性能也提高了30%.
- 曾洪博胡明昌李文蔡飞唐志敏
- 关键词：芯片组内存控制器PCI
