您的位置: 专家智库 > >

徐阳扬

作品数:15 被引量:31H指数:4
供职机构:西安电子科技大学微电子学院更多>>
发文基金:国家自然科学基金教育部跨世纪优秀人才培养计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 13篇期刊文章
  • 1篇学位论文
  • 1篇会议论文

领域

  • 8篇电子电信
  • 7篇自动化与计算...

主题

  • 8篇异步
  • 4篇电路
  • 4篇加法器
  • 4篇仿真
  • 3篇延时
  • 3篇异步电路
  • 2篇信号
  • 2篇片上系统
  • 2篇全局异步局部...
  • 2篇功耗
  • 2篇IP核
  • 2篇超前进位加法...
  • 1篇单向哈希函数
  • 1篇信号传递
  • 1篇信号传送
  • 1篇信号延迟
  • 1篇异步系统
  • 1篇知识产权
  • 1篇知识产权保护
  • 1篇设计实现

机构

  • 15篇西安电子科技...

作者

  • 15篇徐阳扬
  • 13篇周端
  • 10篇杨银堂
  • 4篇弥晓华
  • 2篇罗玲玉
  • 1篇李小霞
  • 1篇朱樟明
  • 1篇王青松
  • 1篇李俊杰
  • 1篇曾平
  • 1篇王国平
  • 1篇于健旺
  • 1篇廖峰
  • 1篇张永铂
  • 1篇田宇
  • 1篇廖伟明

传媒

  • 3篇电子器件
  • 2篇计算机工程
  • 2篇西安电子科技...
  • 1篇半导体技术
  • 1篇电子与信息学...
  • 1篇西北大学学报...
  • 1篇计算机与数字...
  • 1篇微计算机信息
  • 1篇固体电子学研...
  • 1篇第十四届全国...

年份

  • 1篇2011
  • 3篇2009
  • 3篇2008
  • 3篇2007
  • 1篇2006
  • 2篇2005
  • 1篇2004
  • 1篇2003
15 条 记 录,以下是 1-10
排序方式:
一种Ling选择进位加法器
2009年
设计一种Ling选择进位加法器,组间采用Ling进位代替传统的进位,利用内部连线与节点扇出平衡的并行前缀逻辑产生进位机制,并对通常的进位选择模块进行调整,以使其适合Ling进位。该加法器兼具了Ling加法器的快速性,又避免了逻辑产生的复杂性。实验结果表明,与超前进位加法器相比,该加法器的速度提高12%左右。
田宇周端徐阳扬
关键词:超前进位加法器
实现R-Port电路的Set-C单元的两种设计被引量:1
2008年
提出了实现r-port电路的set-C单元的两种不同实现方案set-C1与set-C2,给出了r-port电路及set-C1与set-C2的管级电路图,并分析了它们的工作原理。基于0.25μm标准CMOS无比(ratioless)工艺,给出了r-port电路的仿真图及set-C1与set-C2在上升延迟与平均功耗特性方面的HSPICE对比曲线。仿真结果表明,set-C1、set-C2的最小上升延迟分别为0.154ns和0.244ns,比值为1:1.58;set-C1较set-C2节省的最大功耗可达31%。由此得出set-C1较佳的结论。
罗玲玉杨银堂周端徐阳扬
关键词:仿真延时功耗
异步电路设计方法学研究
随着特征尺寸的不断缩小,电路复杂度不断增大,同步设计技术在设计、制造和应用中的不断表现出局限性及缺陷。作为一种新的设计方法和对同步设计方法的有益补充,异步设计方法近年来成为了片上系统设计的研究热点。以实现一个异步系统设计...
徐阳扬
关键词:片上系统异步电路加法器
计算机系统可靠性设计研究被引量:9
2005年
讨论了计算机系统硬件部分的可靠性设计和软件部分的可靠性设计,综述了如何提高计算机系统可靠性的方法和准则。介绍了提高计算机系统软件可靠性的一些方法和技术。
周端李小霞徐阳扬
关键词:计算机可靠性指标
异步控制set-C单元的三种CMOS实现
2008年
本文提出了由CMOS实现的带set置位端C单元电路(记为set-C单元)的三种不同实现方案,介绍了每种方案下的管级电路及工作原理。采用0.25um标准CMOS工艺的瞬态仿真验证了所提出设计方案的正确性。通过HSPICE仿真,给出了三种方案的能耗、上升延迟与下降延迟的对比曲线。仿真结果表明,方案一较方案二的节能可达46%,较方案三的节能可达13%,由此得出方案一较佳的结论。
罗玲玉杨银堂周端徐阳扬
关键词:CMOS实现仿真能耗延时
异步电路C单元设计
C单元是异步控制电路中最常用到的一个基本单元.本文简单阐述了异步电路的优势,设计实现了C单元的几种不同的电路实现结构,并通过仿真对电路进行了优化,最后给出了电路的仿真结果.
李俊杰杨银堂徐阳扬于健旺
关键词:异步电路延时功耗仿真
文献传递
异步系统的信号传送研究被引量:4
2006年
异步电路在低功耗、低噪声、抗干扰、无时钟偏移和模块化设计等方面有较高的性能。在SOC芯片设计中,异步设计技术逐渐成为研究的热点。文中比较了同步系统和异步系统信号传递基础,介绍了多个基于异步系统的信号传递模型,讨论了专用于异步电路的数据传送方式。从应用的角度对现有的异步电路信号传递模型的结构、特点、数据信号、应用背景等方面进行了比较研究,最后总结了在实际问题中选择模型的原则。
周端徐阳扬曾平
关键词:异步系统信号传递
三输入异步电路控制单元的设计实现被引量:4
2007年
提出了一种新型多输入异步电路控制单元的设计方案,分析了电路的工作原理,基于0.6μm的标准CMOS工艺实现了该电路的管级电路设计,介绍了如何根据具体应用要求调节电路参数.最后,针对不同的负载和延时情况给出了HSPICE的仿真数据和对比曲线.仿真结果表明,该单元的最高工作频率可以达到约1.8GHz.
徐阳扬周端杨银堂张永铂廖伟明
关键词:异步电路仿真信号延迟
嵌入式协处理器初等函数的快速统一实现被引量:1
2004年
该文通过迭代次序的改进和有理近似的引入,提出了改进的CORDIC钟法。根据改进的CORDIC算法,实现了初等函数的快速统一运算,采用Verilog—HDL完成了16位数值协处理器IP核的设计。该IP核具有规模较小、高速和控制简单的特点,非常适合嵌入式应用。
朱樟明周端杨银堂徐阳扬
关键词:初等函数CORDICIP核
双轨异步环路收发器设计被引量:1
2007年
设计实现了一种新型多点连接的GALS异步互连接口.该接口采用旁路式结构,避免了现有的馈通式结构接口由于时钟频繁启停造成的时间利用率和能量利用率低下的缺陷.该接口的数据传输采用四相双轨握手协议,简化了握手过程,进一步提高了速度.在TSMC0.25μm的工艺下,该接口的最高传输频率可以达到603.7MHz.该接口适用于对数据传输速度要求较高的SOC设计.
徐阳扬周端杨银堂弥晓华
关键词:全局异步局部同步
共2页<12>
聚类工具0