- 层次化时钟网络设计研究
- 层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.本文针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键难点,并提出了有效的解决方...
- 刘辉华李蜀霞刘振何春饶全林
- 关键词：集成电路时钟网络系统级芯片层次化设计
- 文献传递
- 超深亚微米信号串扰分析
- 信号完整性的设计收敛已经成为当前超深亚微米集成电路物理设计流程中的关键问题。对信号完整性收敛产生不利影响的有三个因素：串扰、直流电压降和电迁移。其中影响最大的是串扰，串扰噪声会产生大量的时序违规、逻辑错误。讨论了噪声产生...
- 刘辉华刘振吴磊李蜀霞谭炜烽
- 关键词：信号完整性串扰噪声互连线
- 层次化时钟网络设计研究被引量：3
- 2008年
- 层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.文中针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键难点,并提出了有效的解决方案.实验结果表明,该设计方案可以迅速达到时钟树收敛,提高设计效率.
- 刘辉华刘振李蜀霞何春饶全林
- 关键词：SOC时钟树综合层次化信号完整性
- 超深亚微米信号串扰分析被引量：1
- 2008年
- 芯片设计进入深亚微米后,互连线效应(主要是信号串扰)对集成电路的影响越来越大。该文针对这种影响进行了分析,讨论了在不考虑耦合电容和考虑耦合电容的两种情况下噪声产生机理,建立了一个耦合电容分析模型,得出了噪声产生的原因,并提出了解决噪声的策略。根据设计实例并结合建立的模型,提出了实际芯片设计中有效地控制串扰的方法,取得了良好的效果。
- 刘辉华刘振吴磊李蜀霞谭炜烽
- 关键词：串扰噪声互连线信号完整性
