您的位置： 专家智库 > >

饶全林

作品数：14 被引量：17H指数：3
供职机构：电子科技大学更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 7篇专利
  • 4篇期刊文章
  • 2篇会议论文
  • 1篇学位论文

领域

  • 6篇电子电信

主题

  • 7篇信号
  • 6篇信号处理
  • 6篇雷达
  • 6篇雷达信号
  • 6篇雷达信号处理
  • 4篇芯片
  • 3篇读写
  • 3篇锁存
  • 3篇锁存器
  • 2篇电路
  • 2篇动态加载
  • 2篇信号处理系统
  • 2篇时钟
  • 2篇时钟网络
  • 2篇数据处理
  • 2篇自测试
  • 2篇网络
  • 2篇滤波
  • 2篇滤波处理
  • 2篇内建自测试

机构

  • 14篇电子科技大学
  • 1篇江苏油田

作者

  • 14篇饶全林
  • 11篇刘辉华
  • 10篇何春
  • 7篇李磊
  • 7篇周婉婷
  • 7篇李蜀霞
  • 5篇宗竹林
  • 5篇黎亮
  • 5篇张林
  • 5篇刘伟
  • 2篇戴然
  • 2篇刘振
  • 2篇李磊
  • 1篇胡明浩
  • 1篇饶青

传媒

  • 4篇微电子学与计...
  • 2篇电子科技大学...

年份

  • 1篇2014
  • 1篇2012
  • 2篇2011
  • 1篇2010
  • 2篇2009
  • 5篇2008
  • 2篇2007
共 14 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
层次化时钟网络设计研究
层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.本文针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键难点,并提出了有效的解决方...
刘辉华李蜀霞刘振何春饶全林
关键词：集成电路时钟网络系统级芯片层次化设计
文献传递
串行通信接口IP硬核设计与研究被引量：1
2009年
串行通信接口(Serial Communication Interface,SCI)因其结构简洁、使用方便,在各类MCU、DSP和MPU芯片设计中得到广泛的应用.研究工作从串行通信接口可重用逻辑设计和深亚微米工艺下的后端设计技术两个方面着手,完成了串口IP逻辑设计、验证和基于SMIC013工艺的后端设计,最后该IP模块被应用于某基带信号处理芯片中.
饶全林何春李磊
关键词：SOCIP设计IP复用串行通信接口
一种具有抗辐照功能的寄存器
本发明公开了一种具有抗辐照功能的寄存器，本发明针对现有的抗辐照功能的寄存器单元不能同时抑制SET效应和SEU效应的问题而提出。本发明的寄存器包括：一个延迟单元、一个反相器、一个保护门电路、第一锁存器单元和第二锁存器单元。...
李磊周婉婷刘辉华饶全林高园林戴然
文献传递
可测试性设计在一款雷达信号处理芯片中的应用
可测试性设计为深亚微米数字集成电路的测试提供了一种有效的解决方法。本文详细介绍了常见的可测试性设计原理及方法，包括扫描测试、内建自测试等。在一款雷达信号处理SOC芯片中边界扫面测试和存储器内建自测试等被采用为可测试性设计...
饶全林何春刘辉华
关键词：扫描测试存储器内建自测试可测试性设计
雷达信号处理中动态加载的ASIC实现方法
一种雷达信号处理中动态加载的实现方法，其核心思想是将滤波系数的存储空间分成2<Sup>n</Sup>等分(n＝1，2，3)。在进行第一部分运算的同时，进行下一部分的系数的读写，而第一部分运算完毕时，第二部分的系数已经完全...
刘辉华何春宗竹林李磊张林刘伟李蜀霞黎亮周婉婷饶全林
文献传递
一种具有抗辐照功能的寄存器
本发明公开了一种具有抗辐照功能的寄存器，本发明针对现有的抗辐照功能的寄存器单元不能同时抑制SET效应和SEU效应的问题而提出。本发明的寄存器包括：一个延迟单元、一个反相器、一个保护门电路、第一锁存器单元和第二锁存器单元。...
李磊周婉婷刘辉华饶全林高园林戴然
文献传递
基于SystemVerilog的FC-AE接口芯片的功能验证
随着微电子技术的高速发展，电子系统变得越来越复杂，SoC（System-on-Chip）芯片的设计要求设计者必须同时考虑软、硬件两部分的开发以及多种IP核的集成。与此同时，SoC对验证的要求也越来越高。SystemVer...
饶全林
关键词：接口芯片系统设计
一种数据处理系统及其构成的ASIC芯片
一种数据处理系统及其构成的ASIC芯片，包括至少一个数据处理系统，所述数据处理系统包括第一加法器、第二加法器、第三加法器、第一乘法器、第二乘法器、第三乘法器，第一加法器与第一乘法器通过总线相连，第二加法器与第二乘法器通过...
宗竹林何春刘辉华李磊饶全林张林刘伟李蜀霞黎亮周婉婷
文献传递
一款雷达信号处理SOC芯片的存储器内建自测试设计被引量：5
2008年
内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障.
饶全林何春饶青刘辉华
关键词：存储器内建自测试MARCH算法可测试性设计
层次化时钟网络设计研究被引量：3
2008年
层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.文中针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键难点,并提出了有效的解决方案.实验结果表明,该设计方案可以迅速达到时钟树收敛,提高设计效率.
刘辉华刘振李蜀霞何春饶全林
关键词：SOC时钟树综合层次化信号完整性
全选 清除 导出
共2页<12>
聚类工具0