林争辉
- 作品数：193 被引量：410H指数：9
- 供职机构：同济大学更多>>
- 发文基金：美国国家科学基金国家高技术研究发展计划国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术电气工程理学更多>>
- PCI接口DMA传输方式的FPGA实现被引量：1
- 2004年
- 本文介绍了一种使用FPGA进行32位PCI接口芯片设计的方法,并实现了DMA块模式传输方式,既发挥了PCI总线的高性能又不占用CPU处理时间,实现计算机软件处理与机外的硬件处理的并行执行,广泛适用于高速视频处理。
- 曲红林争辉焦孟草于超
- 关键词：PCI接口DMA传输FPGA实现硬件处理PCI总线传输方式
- 验证高层综合操作流图等价性的一种有效形式方法
- 2005年
- 根据当前高层综合系统不跨越控制边界进行代码移动的特点,提出了临界路径的概念,将行为规范与RTL实现的操作流图分解成模型检查工具可以接受的验证目标.为了便于自动验证高层综合过程,给出了验证自动机模型.实验结果表明,应用该方法,可简化状态空间,得到更高的验证效率,并保证规范与RTL实现的一致性.
- 王彬林争辉
- 关键词：RTL图分解代码自动机模型
- 分布式环境中大型时序电路的故障模拟
- 1996年
- 本文提出了一个分布式环境中大型时序电路的故障模拟器．使用了一种新的方法来划分电路或故障，并在ＳＵＮ工作站网络实现．测试了大部分的ＩＳＣＡＳＢｅｎｃｈｍａｒｋ电路，结果是令人满意的．
- 陈后鹏方易圆林争辉
- 关键词：分布式计算故障模拟时序电路VLSI
- 一种寄存器分配算法被引量：2
- 2001年
- 研究高级综合中一种新的寄存器分配算法，算法通过对冲突图的着色得到最小的寄存器数目。算法分为两步，第一步是变量的均等化，扩展每个变量的生存期使变量在各个分支结构中的生存期相同，即一个变量只有一个生存期；第二步对均等化的变量在每个分支块和分支块的每个路径中搜索，提出一个近似算法。实验证明该算法能够得到优化的解。
- 雷海燕林争辉
- 关键词：图论超大规模集成电路
- 一个有效的不完全Scan结构MOS电路的测试生成算法
- 1993年
- 本文介绍一个不完全Scan结构MOS电路的测试生成算法DALG—EX18。该算法充分考虑不完全Scan结构的特点,同时也考虑MOS电路中由三态器件引出的一些特性,在传统5值D-算法基础上,引入18值及其计算规则,加入新的处理步骤,并辅以可观值/可控值引导D-驱赶和一致性操作,从而提高故障覆盖率,加快测试生成速度。DALG—EX18算法已用C语言在VAX 11/750机上实现,一些电路的实验结果表明,该算法是有效的。
- 石志钢林争辉
- 关键词：MOS电路
- 对DAG-MAP算法的研究
- 2000年
- DAG－MAP是一个面向延迟优化的FPGA工艺映射算法,其中的标记过程是该算法的核心.文章对原算法中的标记过程进行了研究,并且提出了一个改进的标记方法.通过对MCNC标准测试电路的实验结果表明该算法比原算法更为有效,并且算法所用时间没有明显的增加.
- 吕宗伟张镭林争辉
- 关键词：逻辑综合FPGA工艺映射
- 组合逻辑电路时序安全可替换性
- 2001年
- 讨论了组合逻辑电路的时序安全可替换性问题 ,即如何判断一个组合逻辑电路可以替换另一个组合逻辑电路而电路的速度不会降低 .提出了一种新的判断时序安全可替换性的方法 .该方法通过计算组合逻辑电路的延迟特征函数的蕴涵关系来判断时序安全可替换性 ,避免了直接计算电路的精确延迟特征 ,从而提高了算法的效率 。
- 吕宗伟林争辉张镭
- 关键词：组合逻辑电路逻辑综合
- 逻辑综合中关键门的寻找
- 2001年
- 关键路径一直是电路性能优化的核心问题之一 .门的尺寸调整和插入缓冲器是时间优化的重要方法 .实际上 ,电路拓扑图中最长的路径不一定就是关键路径 ,只有在一定输入下能敏化的最长路径才是关键路径 .因此 ,仅仅按拓扑信息优化最长的路径不一定能真正提高电路的性能 .此外 ,仅仅利用 D-算法判断路径敏化有不足之处 .本文利用电路拓扑找出超出时间限制的路径 ,然后利用改进的 FAN算法—— T- FAN算法 ,提取关键门——即和电路整体延时有关系的门 ,为优化指出具体、准确的目标 .实验表明 ,改进的算法在保证优化效果的前提下 ,能平均减少 30 %～ 40 %优化对象 .
- 张镭林争辉吕宗伟
- 关键词：逻辑综合
- 分级式IC版图设计规则检查被引量：2
- 1999年
- ：针对层次式设计的集成电路版图，提出一种分级式的版图设计规则检查算法．通过提取和使用单元图形抽象，结合浮出重叠区覆盖下的子单元图形的方法，确定了各单元在任意布局下的设计规则检查（ＤＲＣ）运算图形集，可以处理各种重叠情况．分级式ＤＲＣ分别对每个单元的ＤＲＣ图形集作一次检查，与打散式相比，大大减少了处理重复单元多的大规模、超大规模集成电路版图的工作量，从而缩短了检查时间，降低了内存需求。
- 李刚陈后鹏林争辉李毅
- 关键词：集成电路版图验证设计规则检查CAD
- 一种基于最小割的栅阵列设计方法及其实现
- 戎蒙恬王鸣丽林争辉
- 关键词：MOS集成电路计算机辅助制版
