蔡慧智
- 作品数：5 被引量：17H指数：3
- 供职机构：中国科学院声学研究所更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信金属学及工艺更多>>
- CPCI系统中PCI总线接口技术研究被引量：4
- 2010年
- 为构建一个紧凑、灵活的CPCI系统,在IP核的基础上,采用FPGA来实现PCI总线接口电路。为克服PCI核突发传送过程中存在的问题,提出了一种基于双口RAM的带备份功能的同步FIFO和主设备突发传送模块的设计。在驱动开发的基础上,对该接口电路和PLX公司生产的PLX9056的PCI总线的实测性能进行了比较。比较结果表明,基于IP核的PCI接口电路总体性能优于PLX9056。
- 孔超谢时根刘垚吴长瑞李加蕾蔡慧智
- 关键词：PCI总线IP核
- 基于CPCI总线的高速阵列信号处理板设计
- 现代通信、声纳和雷达系统的数据量急剧增加,并且随着新算法的使用,数据处理日益复杂.目前多DSP阵列处理系统是解决这些问题的有效方法.基于多DSP阵列处理系统设计思想,我们研制了基于CPCI总线的高速阵列信号处理板.该板选...
- 杨力何国建蔡慧智冯欣欣
- 关键词：CPCI总线阵列信号电路设计数字信号处理芯片
- 文献传递
- 超声相控阵系统中高精度相控发射和相控信号并行处理的实现被引量：6
- 2010年
- 为了实现超声相控阵系统中换能器各阵元发射和接收相位的精确控制以及多路相控回波信号的实时处理,提出了一种基于FPGA的高精度相控发射和相控信号并行处理的实现方式。分析结果表明,拥有高速计数器以及丰富高速I/O引脚和DSP硬核资源的FPGA,特别适合相控阵系统的实现;采用FPGA中的高速计数器来实现高精度相控发射,可获得高达2ns的延时精度,采用FPGA中的高速I/O引脚以及DSP硬核资源,可实现16路回波信号的全并行信号处理,并且可以利用首先2 ns插值、然后10 ns延时补偿的方法来实现高精度相控接收。实测结果表明,该实现方式可以较好地对钢管的缺陷进行实时和清晰的扫描成像。
- 孔超魏恭师芳芳蔡慧智
- 关键词：FPGA超声相控阵并行信号处理
- 超声相控阵控制、采集与全并行处理系统设计被引量：5
- 2011年
- 针对超声相控阵检测系统工作环境较为恶劣、延时发射电路复杂、多路信号的采集难以单板实现以及多路信号处理实时性差等问题,提出了一种基于CPCI总线和FPGA的超声相控阵控制、采集与全并行处理系统的设计。本设计采用CPCI总线架构,可以在高尘、高冲击负荷等恶劣环境下工作,采用带高速串行LVDS接口的ADS445与XC5VSX95T相组合的方式来实现单板16路信号的高速信号采集和全并行处理,采用XC5VSX95T中的高速计数器来实现2ns的高精度延时发射,还提供了功能强大的主控软件便于用户操作。分析结果表明,多路AD+FPGA的硬件结构特别适合相控阵系统。实测结果表明,本系统可以较好地对钢管的缺陷进行实时检测和A扫与B扫成像。
- 孔超冀映辉蔡炜谢时根师芳芳陈铭蔡慧智
- 关键词：CPCI总线FPGA超声相控阵AD并行信号处理
- 多DSP处理器HOST接口的硬件设计被引量：2
- 2005年
- 在现代通信、雷达和声纳系统中,需要进行非常复杂的数据处理。目前解决这些问题的有效办法是将多个DSP组成阵列处理系统,以增加整体数据处理能力。针对系统的要求,采用基于CPCI的高速阵列信号处理板卡。该板选用AD公司的高性能浮点DSP处理器TigerSharc101,使整板具有14.4GFLOPS的峰值浮点运算能力,它提供LinkPort来实现片间和板间通信。本文介绍了该板的原理框图,FPGA的实现结构,着重于Host接口逻辑设计。实践证明,该板具有超强的运算能力和良好的扩展性。
- 季晓燕江鹏蔡慧智
- 关键词：CPCI总线DSP处理器硬件设计现代通信声纳系统
