您的位置: 专家智库 > >

上海交通大学电子信息与电气工程学院芯片与系统研究中心

作品数:58 被引量:217H指数:8
相关作者:刘凌志钟雄光许新任夏琦纪竞舟更多>>
发文基金:国家高技术研究发展计划“上海-应用材料研究与发展”基金国家自然科学基金创新研究群体项目更多>>
相关领域:自动化与计算机技术电子电信经济管理更多>>

文献类型

  • 58篇中文期刊文章

领域

  • 31篇自动化与计算...
  • 30篇电子电信
  • 1篇经济管理

主题

  • 7篇芯片
  • 6篇电路
  • 5篇电视
  • 5篇硬件
  • 5篇SOC
  • 5篇SOC平台
  • 5篇HDTV
  • 4篇数字电视
  • 4篇基于FPGA
  • 4篇H.264
  • 4篇处理器
  • 3篇以太
  • 3篇以太网
  • 3篇闪存
  • 3篇千兆
  • 3篇嵌入式
  • 3篇去块效应
  • 3篇总线
  • 3篇滤波器
  • 3篇密码

机构

  • 58篇上海交通大学
  • 2篇上海爱信诺航...
  • 1篇中国科学院长...

作者

  • 18篇戎蒙恬
  • 12篇郑世宝
  • 8篇周玉洁
  • 6篇付宇卓
  • 5篇王峰
  • 4篇诸悦
  • 3篇陈进
  • 3篇钟雄光
  • 3篇朱念好
  • 2篇黄琼珍
  • 2篇孙军
  • 2篇黄中华
  • 2篇刘凌志
  • 2篇纪竞舟
  • 2篇高继业
  • 2篇夏琦
  • 2篇支琤
  • 2篇陈健
  • 2篇龙沪强
  • 2篇王田

传媒

  • 14篇计算机工程
  • 11篇电视技术
  • 9篇信息技术
  • 6篇上海交通大学...
  • 4篇集成电路应用
  • 3篇信息安全与通...
  • 2篇计算机仿真
  • 2篇微电子学
  • 1篇系统工程与电...
  • 1篇微电子学与计...
  • 1篇小型微型计算...
  • 1篇通信技术
  • 1篇计算机工程与...
  • 1篇微计算机信息
  • 1篇世界广播电视

年份

  • 1篇2014
  • 1篇2013
  • 2篇2012
  • 3篇2011
  • 2篇2010
  • 4篇2009
  • 4篇2007
  • 9篇2006
  • 16篇2005
  • 13篇2004
  • 3篇2003
58 条 记 录,以下是 1-10
排序方式:
基于SoC平台的H.264解码器IP核设计被引量:4
2006年
介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H.264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分,对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视频压缩标准,如MPEG-2。最后实现了这个设计,并给出了实验结果。
邵振郑世宝杨宇红
关键词:SOC平台H.264解码器IP核总线竞争去块效应滤波器
Flash存储管理的研究与设计被引量:7
2010年
针对目前存储管理对大容量NAND Flash考虑的不足,在对大容量NAND Flash物理特性深入研究的基础上,实现了连续写与非连续写技术,提高了存储管理的效率。首先研究并实现了特有的状态信息描述方法,完全符合大容量MLC类型NAND Flash的物理特性,研究并实现了区域映射技术,适用于任何容量的闪存,并实现了连续写与非连续写技术,提高了写大文件的效率。实验结果表明,该方法在文件传输方面最大限度地挖掘了MLC类型NAND Flash的性能。
朱念好周玉洁
关键词:闪存存储管理
多核CPU在HDTV SoC上的实现
2006年
以多核CPU在HDTVSoC上的应用为例,简述了HDTVSoC的功能模块划分。探讨了以同核异构方式互连的CPU之间的通信问题,同时还介绍了以此结构为基础的一次完整CPU通信过程。
董昕龙沪强王峰
关键词:多核处理器HDTVSOC芯片
基于DCVSPG逻辑的双轨四相异步电路设计
2004年
基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(NullConventionLogic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.
钟雄光戎蒙恬
关键词:异步电路电路设计
高性能DSP中断处理技术被引量:5
2004年
分析了DSP中断控制和中断服务机制,设计了4级中断优先级系统,提供了硬件、软件异常,硬件、软件中断,DMA中断,片上、片外中断等多种中断类型;提供电平、边沿触发的选择。实现了快速中断A、快速中断B和普通中断3种服务类型。整个中断系统较好地满足了DSP用作数字信号处理时快速高效的特点。
许新任陈进
关键词:中断请求
基于MIPS内核的HDTV-SoC平台总线接口模块
2005年
介绍了使用MIPS32TM4KcTM处理器作为CPU内核的高清晰度电视(HDTV)SoC平台,着重提出了该平台上系统总线接口(HIF)模块的设计方案。并通过仿真和综合实验,验证了该模块能够达到系统总体设计的要求。
周波孙军
关键词:MIPS系统级芯片总线FIFO
HDTV SoC平台中存储器控制及其VLSI优化被引量:2
2005年
在分析视频解码标准硬件实现要求的基础上,提出了SoC系统结构和SDRAM接口控制器的设计策略,包括冲突调度和面向提升带宽利用率的优化设计,并配置了一个二级请求缓冲池,配合固定优先级策略,解决了共享设备总线冲突问题;提出bank交叠方法隐藏读写等待时间,以达到提高带宽利用率的目的;另外,还用合并空闲状态的方法实现硬件可重用。
邱琳郑世宝王涛王峰
关键词:片上系统视频解码调度策略超大规模集成电路
一种折叠内插式高速模数转换器的设计被引量:2
2007年
描述了一种8bit,125MS/s采样率的折叠内插式ADC采用折叠内插结构设计。系统采用全并行结构的粗量化器实现高3位的量化编码,细量化部分采用折叠内插结构实现低5位的量化编码。电路设计中涉及分布式采样保持电路、折叠内插电路并在文章最后提出一种粗量化修正电路设计。通过HSPICE仿真测试,在采样频率为125MHz下对100M以内的输入频率测试,ADC信噪比达到40.0dB以上,功耗仅为170mW。
刘斌乙戎蒙恬郑晔鑫
关键词:模数转换器折叠内插
千兆位以太网物理编码子层编码算法与实现被引量:1
2005年
为满足千兆位以太网1000Base-T在5类线上传输1Gbps数据的要求,介绍了千兆以太网收发器物理编码子层的编码算法,并给出了ASIC实现方案。使用递归式系统卷积码和网格编码,可以达到约6dB的编码增益。用Verilog语言完成发送模块设计,仿真结果表明该设计完全符合802.3ab协议规范,能够满足千兆位以太网的传输要求。
王佳梁戎蒙恬诸悦夏琦
关键词:千兆位以太网网格编码
抗功耗攻击的随机插入式分组密码系统
2011年
近年来涌现出许多抗功耗分析的方法,例如双轨电路法、掩码法和随机操作插入法。仔细分析这些方法可以发现它们都有潜在的缺陷,这些缺陷使得这些方法大都受制于大量的数据统计(包括高阶数据统计)。提出了一种在分组密码加解密过程中加入伪轮函数的方法。伪轮函数的加入使得加解密过程具有不可重复性,从而给功耗分析带来很大的麻烦。用51单片机仿真了这个设计,并进行了相关的功耗分析,结果显示该设计能很好地抵制功耗分析。
刘人杰周玉洁
关键词:差分功耗分析
共6页<123456>
聚类工具0