您的位置: 专家智库 > >

文献类型

  • 17篇中文专利

领域

  • 4篇电子电信

主题

  • 10篇电路
  • 7篇采样
  • 6篇缓冲器
  • 4篇信号
  • 4篇模拟信号
  • 4篇基准电路
  • 3篇输入信号
  • 3篇采样开关
  • 2篇带宽
  • 2篇带隙基准
  • 2篇带隙基准电路
  • 2篇电流
  • 2篇电源网络
  • 2篇动态范围
  • 2篇信号控制
  • 2篇支路电流
  • 2篇射极跟随器
  • 2篇失调电压
  • 2篇时钟
  • 2篇时钟信号

机构

  • 17篇中国电子科技...

作者

  • 17篇张磊
  • 15篇王永禄
  • 15篇张正平
  • 13篇朱璨
  • 11篇陈光炳
  • 10篇付东兵
  • 9篇胡刚毅
  • 9篇高煜寒
  • 4篇王健安
  • 4篇王育新
  • 2篇徐学良
  • 2篇王友华
  • 2篇王妍
  • 2篇蒋和全
  • 2篇沈晓峰
  • 2篇徐鸣远
  • 2篇李梁
  • 2篇黄兴发
  • 2篇黄旭

年份

  • 1篇2022
  • 1篇2021
  • 1篇2019
  • 2篇2018
  • 1篇2017
  • 1篇2016
  • 2篇2015
  • 4篇2014
  • 1篇2013
  • 2篇2012
  • 1篇2011
17 条 记 录,以下是 1-10
排序方式:
一种具备良好高频线性度的宽带跟踪保持电路
本发明属于集成电路领域,具体为一种具备良好高频线性度的宽带跟踪保持电路,包括输入缓冲器、主开关电路、输出缓冲器以及辅助开关电路;本发明提出的跟踪保持电路,在保持状态时,不会造成输入缓冲器中的器件进入饱和状态,在整个工作过...
张磊王永禄张正平王健安付东兵陈光炳
文献传递
低压输入缓冲器电路
本发明涉及一种低压输入缓冲器电路,它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比,它具有以下特点:1)由于消除了输入管M<Sub>1</Sub>、M<Sub>2</Sub>的体效应影响,本发明电路的...
张正平王永禄朱璨张磊叶荣科
跟踪保持电路
本发明提供一种跟踪保持电路,包括:输入缓冲器包含射极跟随器与单位增益放大器,射极跟随器输入模拟信号,其输出连接单位增益放大器,用于在跟踪与保持阶段放大模拟信号并输出;开关辅助模块,连接输入缓冲器的输出端、时钟信号,用于根...
张磊朱璨王永禄胡蓉彬叶荣科张正平王健安付东兵陈光炳
温度补偿带隙基准电路
本发明提供了一种温度补偿带隙基准电路,包括一启动电路、一比例电流产生电路、一电流镜电路、一高阶温度补偿产生电路和一基准电压产生电路,所述启动电路用于上电时启动所述比例电流产生电路,所述比例电流产生电路用于产生与绝对温度成...
叶荣科朱璨胡刚毅张磊胡蓉彬高煜寒张正平王永禄陈光炳
文献传递
CMOS输入缓冲器
本发明涉及一种高线性CMOS输入缓冲器电路,它包括CMOS输入跟随电路、跟随管线性度提高电路、电流源负载和负载阻抗线性度提高电路。本发明通过跟随管线性度提高电路,用于检查输入信号的变化趋势,将其作用于跟随管,抵消输入信号...
陈玺胡刚毅徐学良黄兴发李梁沈晓峰徐鸣远张磊王妍叶荣科王友华黄旭李皎雪
文献传递
一种比较器失调电压自校正电路
本发明提供一种比较器失调电压自校正电路,由于半导体工艺参数随机性引起了比较器失调电压,比较器失调电压同样具有随机性。由于比较器失调电压的随机性,在并行转换型模数转换器中并行比较器参考电压具有不确定性。在比较器失调电压严重...
胡蓉彬王永禄胡刚毅蒋和全张正平陈光炳付东兵王育新张磊叶荣科朱璨高煜寒
文献传递
一种比较器失调电压自校正电路
本发明提供一种比较器失调电压自校正电路,由于半导体工艺参数随机性引起了比较器失调电压,比较器失调电压同样具有随机性。由于比较器失调电压的随机性,在并行转换型模数转换器中并行比较器参考电压具有不确定性。在比较器失调电压严重...
胡蓉彬王永禄胡刚毅蒋和全张正平陈光炳付东兵王育新张磊叶荣科朱璨高煜寒
文献传递
跟踪保持电路
一种跟踪保持电路,包括一输入缓冲放大器、一单位增益放大模块、一采样开关、一驱动三极管及一采样电容,所述输入缓冲放大器接收一输入信号,在跟踪阶段,所述采样开关电性连接所述驱动三极管的发射极,所述输入信号经由所述输入缓冲放大...
胡蓉彬陈光炳胡刚毅王永禄张正平朱璨叶荣科张磊高煜寒
文献传递
一种BiCMOS电流型基准电路
本发明公开了一种BiCMOS电流型基准电路,包括基准核电路、启动电路和基准电流输出电路;其中基准核电路由三部分组成:电流镜电路、正温度系数电流产生电路、负温度系数电流产生电路;电流镜电路用于产生匹配的支路电流,正温度系数...
胡蓉彬胡刚毅付东兵王永禄张正平朱璨高煜寒张磊叶荣科
文献传递
基于边沿相加的时钟延迟调节电路及其集成芯片
本发明提供一种基于边沿相加的时钟延迟调节电路及其集成芯片,其中,时钟延迟调节电路包括时钟延迟单元,用于对从其输入端输入的时钟信号做相等间隔延迟,以得到至少三个间隔相等时间的延迟时钟信号并予以输出;权系数单元,用于根据其输...
胡蓉彬朱璨王永禄张正平张磊高煜寒叶荣科陈光炳王育新付东兵
文献传递
共2页<12>
聚类工具0