王磊
- 作品数：12 被引量：19H指数：3
- 供职机构：电子科技大学光电信息学院电子薄膜与集成器件国家重点实验室更多>>
- 发文基金：国家重点基础研究发展计划中央高校基本科研业务费专项资金模拟集成电路重点实验室基金更多>>
- 相关领域：电子电信一般工业技术理学化学工程更多>>
- Zn-Ti-Te系低温微波介质薄膜研究
- 微波介质材料薄膜化研究已成为近年来微波器件与电路集成化的趋势。为了获得良好的介电性能,往往需要材料的处理温度较高(通常高于800℃),这会造成与单片微波集成电路(MMIC)工艺的不兼容。因此开发出具有良好微波介电性能的低...
- 王磊张继华陈琳玲陈宏伟杨传仁
- 射频溅射法制备的CoFe_2O_4薄膜结构及磁性能被引量：2
- 2009年
- 采用射频溅射法在Si(001)基片上制备了CoFe2O4(CFO)薄膜,分别采用原子力显微镜(AFM)、X射线衍射仪(XRD)、振动样品磁强计(VSM)进行测试和分析。结果表明,随着退火温度的升高,晶粒逐渐增大,在600℃左右退火,晶粒长大受到抑制;Ms和Hc随退火温度的升高都是先增大后减小;薄膜晶粒大小和膜内晶格应力导致垂直膜面方向矫顽力大于平面方向矫顽力。在600℃退火,Hc⊥/Hc∥值达到了2.72,表明制备的CFO薄膜具有高度垂直各向异性。
- 于永杰杨成韬王磊陈强张亚磊
- 关键词：退火磁性能
- Zn-Ti-Te系低温微波介质薄膜研究
- 微波介质材料是微波器件中使用最广泛的材料。随着微波集成电路和微波器件集成化的发展,块状的微波介质陶瓷材料已经不能满足日益增加的集成化的要求,微波介质材料的薄膜化已经成为发展的必然趋势。但是,为了获得良好的介电性能,往往要...
- 张继华王磊陈宏伟杨传仁
- 文献传递
- 12dB微波薄膜衰减器的设计与制备被引量：5
- 2012年
- 基于T型衰减网络结构设计并仿真了工作频率为DC^3GHz的微波薄膜衰减器,并采用磁控溅射法在BeO基片上制备了TaN微波薄膜衰减器。仿真结果表明,所设计的微波薄膜衰减器在DC^3GHz工作频率内,衰减量为12 dB,输入端口电压驻波比小于1.1。测试结果表明,所制备的微波薄膜衰减器在DC^3GHz工作频率内,衰减量为(12.0±0.5)dB。
- 李凌王磊彭斌张万里蒋洪川
- 双层纳米磁电薄膜模型及分析被引量：3
- 2009年
- 以层状磁电复合材料弹性力学模型为基础,建立了自由状态下双层纳米磁电薄膜的弹性力学模型,并以此为基础简单介绍了推导其磁电电压系数表达式的方法.计算了CoFe2O4/Pb(Zr0.52Ti0.48)O3双层纳米复合薄膜的磁电电压系数理论值,分析结果表明基片对薄膜存在强烈的夹持效应,而且基片对压电与磁致伸缩两相材料间最佳体积比有一定的影响.
- 王磊杨成韬解群眺叶井红
- 关键词：铁电材料磁致伸缩
- 层状磁电复合材料的研究进展被引量：1
- 2008年
- 介绍了层状磁电复合材料的特点和研究进展,阐述了层状磁电复合材料的理论,并在此基础上探讨了磁电材料的发展趋势。
- 王磊杨成韬郑鸿叶井红
- 关键词：磁电效应层状结构复合材料压电磁致伸缩
- 磁电复合材料的制备及研究进展被引量：5
- 2009年
- 综述了磁电复合材料的合成工艺和研究现状。磁电复合的基本理论是基于乘积效应的,指出了获得高磁电效应的基本条件。分别详述了包括颗粒复合、粘合层状复合以及纳米复合在内的3种不同复合方式磁电复合材料的制备工艺,讨论了这些磁电复合材料制备方法的优缺点,并对磁电复合材料制备这一研究领域进行了展望。
- 叶井红杨成韬王磊
- 关键词：磁电效应压电磁致伸缩
- Ka波段宽带薄膜匹配负载设计与制备研究
- 2012年
- 基于实频法思想设计了Ka波段薄膜匹配负载的宽带匹配网络,并利用ADS和HFSS软件进行了仿真和优化。仿真结果表明,在32 GHz～40 GHz频率范围内,所设计匹配负载的电压驻波比均小于1.2。利用丝网印刷以及直流磁控溅射工艺制备了所设计的薄膜匹配负载。测试结果表明,所制备的TaN薄膜匹配负载在30.3 GHz～37.4 GHz频率范围内,其电压驻波比均小于1.3。
- 王磊彭斌蒋洪川王渊朝李凌张万里
- 关键词：微波无源器件宽带匹配KA波段
- TaN薄膜在微波薄膜匹配负载器件中的应用
- 本文研究了Ta N薄膜在微波薄膜匹配负载器件中的应用。利用Ta N薄膜设计了工作频率为DC-18GHz,承受功率10W的匹配负载1,工作频率为DC-18GHz,承受功率60W的匹配负载2,以及工作频率为30-35GHz,...
- 彭斌蒋中东王磊张万里
- 关键词：电压驻波比高频大功率
- 文献传递
- 一种高电源噪声抑制比的LDO设计被引量：4
- 2015年
- 在分析LDO中频段电源噪声抑制比的基础上,采用自适应偏置结构,设计了一种高电源噪声抑制比的LDO电路。通过进一步引入基于高通滤波器的电源噪声抑制增强电路,提升了LDO在中频段电源噪声抑制比。电路采用0.13μm CMOS工艺设计,整个芯片面积为0.123mm2,静态电流为29.3μA,功率管上电压降为0.2V。LDO的电源噪声抑制比在100kHz时为65dB,在2MHz时可达75dB。
- 王磊杨云许志斌陈萍甄少伟罗萍张波
- 关键词：低压差线性稳压器电源管理系统
