王启智
- 作品数：9 被引量：25H指数：3
- 供职机构：中国电子科技集团公司第三十八研究所更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于FPGA的参数化时域脉冲压缩IP核的设计被引量：3
- 2006年
- 数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列(FPGA)的参数化时域脉冲压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式,使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据/系数的宽度、乘法器流水级数及各种工作模式的对称性的改变,从而使脉压电路的通用性大为增强。
- 朱德智骆传慧王启智
- 关键词：参数化设计现场可编程门阵列IP核
- 一种基于两站协同的脉冲分选算法研究
- 2017年
- 如何实现复杂多参数捷变雷达信号的脉冲分选一直是雷达对抗领域的一个十分重要的研究课题。提出了一种基于两站协同的脉冲分选方法实现多参数捷变雷达的脉冲分选。详细分析了两站协同脉冲分选的实现过程,并通过仿真试验进行了验证。试验证明两站协同的方法可以提高脉冲分选的性能,同时可以解决多参数捷变雷达的脉冲分选。
- 吕新正刘和周王启智
- 关键词：雷达脉冲分选
- 基于ADSP-TS201的大点数FFT实现被引量：1
- 2014年
- 为了解决雷达信号处理中大点数脉压问题,将一维大点数FFT拆成二维实现。首先给出大点数FFT变换的数学原理,然后以96K点为例,介绍了其在通用处理器ADSP-TS201的实现过程。测试结果表明,所提出的处理方式不仅能正确实现大点数FFT变换,而且具有较好的实时性。
- 穆文争王启智朱子平
- 关键词：脉压
- 基于多通道分段自相关的弱信号检测算法及实现被引量：8
- 2009年
- 通过对雷达信号检测方法的深入分析,提出了一种基于多通道分段自相关的方法,成功地解决了低信噪比下信号检测问题。文章采用多通道并行处理,自适应门限,数据融合的方法实现了对不同脉冲宽度的信号检测,并通过双门限检测和门限修正降低虚警率并提高参数估计精度。文章理论分析了整个算法流程,并通过FPGA硬件实现验证,表明该算法实时性好、检测概率高,在工程应用中具有一定的参考价值。
- 王启智岳玫君张锦中吕新正
- 关键词：信号检测自相关弱信号检测多通道自适应门限
- 基于运动补偿的长时相干积累方法研究被引量：1
- 2012年
- 稀布阵综合脉冲孔径雷达(SIAR)是一种全新体制的数字综合孔径雷达,其发射信号在空间全向辐射,不存在波束扫描问题,可对接收回波进行长时积累。本文首先对目标回波信号建模,分析了长时相参积累存在距离走动、多普勒扩散等问题。提出了一种对回波信号先分组多普勒滤波再非相参积累的方法,并给出了工程实现途径。通过仿真和实际工程的验证,证明了该算法的有效性。
- 王启智岳玫君杜春鹏
- 关键词：综合脉冲孔径雷达相干积累
- 一种基于配对定位的脉冲分选新技术被引量：8
- 2017年
- 如何实现复杂多参数捷变雷达信号的脉冲分选,一直是雷达对抗领域的一个十分重要的研究课题。提出了一种基于脉冲配对定位的新方法,解决了多参数捷变雷达的脉冲分选问题,详细分析了基于配对定位的脉冲分选的实现过程,并通过仿真试验进行了验证,试验证明基于配对定位的分选方法可以提高脉冲分选的性能,同时可以解决多参数捷变雷达的脉冲分选问题。
- 吕新正刘和周王启智
- 关键词：脉冲分选
- 稀布阵雷达信号处理系统的硬件实现被引量：3
- 2010年
- 为满足稀布阵综合脉冲孔径雷达(SIAR)工程应用的需求,针对SIAR信号处理数据量很大的特点,提出了一种基于FPGA和DSP相结合的高性能信号处理硬件平台解决方案,从而实现了SIAR的实时信号处理.该硬件平台现已应用于某雷达,设计满足需求,性能稳定可靠.
- 杜春鹏王启智孙实泽
- 关键词：稀布阵综合脉冲孔径雷达现场可编程逻辑器件数字信号处理器硬件平台
- 空间目标检测与实现方法研究
- 2014年
- 空间目标由于其高速高机动等特点在观察时间内通常跨越多个距离单元,使得为了目标检测进行能量相参积累变得很困难。通过对大时宽高速运动目标雷达回波信号的建模,分析了拉伸效应、脉冲间距离迁徙等因素对积累的影响。提出了一种基于欠采样下Keystone变换的高速目标检测方法。该方法能有效补偿距离走动,去除多普勒模糊,提高信噪比,改善雷达的检测性能。通过仿真和实际数据分析,验证了该算法的有效性,同时结合硬件平台给出了工程实现方法。
- 岳玫君王启智
- 关键词：KEYSTONE变换
- 有序统计恒虚警定点数排序的硬件实现被引量：1
- 2010年
- 针对有序统计恒虚警硬件实现中的定点数排序问题,提出一种架构,将排序算法分解,并映射为比较、选择两级硬件阵列,每一级硬件阵列都由基本的比较单元和选择单元组成。针对硬件实现的特点,对比较操作加以简化。利用定点数补码表示正值最高位为0、负值最高位为1的特点,将待比较的两个数值相减,取其差值的最高位作为两个待比较数值大小关系的标志。当一个数值与其所在序列的其他所有值比较之后,就得到一个标志序列,当该数值小于其所在序列中其他一个数值时,标志序列中就有一位为1,则将标志序列累加,所得的值就是该数值在序列中应排的序号。
- 郭二辉张杰王启智洪一
- 关键词：排序硬件架构
