成祥
- 作品数：3 被引量：3H指数：1
- 供职机构：电子科技大学电子科学技术研究院更多>>
- 发文基金：NSAF联合基金更多>>
- 相关领域：电子电信更多>>
- 基于DCVSL的硬件木马检测
- 2017年
- 针对硬件木马检测问题,分析了DCVSL(差分串联电压开关逻辑)电路的特性,激活的硬件木马引起DCVSL的输入非互补,电路就会产生一个异常的短路电流.在此基础上提出了基于DCVSL结构的固有特性,利用电路平均短路电流旁路分析的硬件木马检测方法.通过HSIPCE蒙特卡罗分析仿真,以C432标准电路作为测试电路,植入一个微小的硬件木马,仍然检测出了电路中木马的存在,验证了方法的有效性.
- 程伟李磊成祥
- 基于RTL级硬件木马的检测方法被引量：3
- 2017年
- 随着集成电路产业的飞速发展和产业布局的改变,交由第三方设计制造的芯片越来越流行,如何保证芯片设计安全成为了人们日益关注的问题.对此,以目前硬件木马检测的主要方法为背景,以AES木马为基准电路,从RTL级语言结构出发,依据perl语言强大的文本匹配能力,提出了一种基于Verilog IEEE标准的RTL级硬件木马的分析方法,以期从源头上保证硬件木马设计的安全性.
- 成祥李磊程伟
- 关键词：VERILOGPERL
- DCVSL的SET特性分析
- 2016年
- 利用SPICE电路模拟研究了DCVSL的SET特性。模拟了单端的SET脉冲在DCVSL中的传播特性,结果表明单端的SET脉冲经过两级DCVSL反相器后就基本被消除了。模拟了在负载和阈值电压不对称的条件下,双端的SET脉冲在DCVSL反相器链中的脉冲展宽效应。结果表明,在最差情况下,DCVSL中的SET脉冲展宽效应比CMOS更明显;在典型情况下,双端的SET脉冲在DCVSL反相器链的传播过程中并没有展宽。
- 程伟李磊成祥
- 关键词：电路模拟SET脉冲展宽
