基于高速信号完整性理论,借助信号完整性分析工具Hyperlynx仿真软件,对高速PCB中造成信号串扰的多个因素进行仿真分析,并用该软件中的Board Si m模块对整板进行全局仿真和关键网络仿真分析。仿真结果表明,串扰随着线间距的增大而减小,当线间距是线宽的3倍以上时,两线间的串扰已经很小;串扰受信号频率的影响也比较大,随着频率的升高而变大;当耦合长度小于饱和长度时,串扰将随着耦合长度的增加而增加,但当耦合长度大于饱和长度时,近端串扰值将为一个稳定值;研究表明,合理的端接可以有效地减少传输线间的串扰。
