介绍了一种基于CPLD内置UFM(user flash memory)的嵌入式加速度数据采集系统,并给出了各个功能模块的实现方法。整个采集系统主要包括电荷放大器模块、信号调理模块、A/D转换模块、CPLD控制模块和电源模块。整个系统以EPM570T100C5为核心,由该CPLD控制A/D芯片MAX1311进行模数转换并根据相应的时序操作把转换到的数据存储到内置的UFM里。在设计电路板时,采用MAX II CPLD来合并逻辑和存储器(UFM),从而缩短了芯片至芯片延时,减小了电路板面积,降低了系统总成本。该系统可以稳定实现300k的采样速率,可以嵌入到设备内部进行加速度以及各种冲击信号的检测。
