龚彬
- 作品数：4 被引量：34H指数：1
- 供职机构：中国工程物理研究院电子工程研究所更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 高冲突性证据的软件可信性评估方法被引量：1
- 2019年
- 为解决传统基于DS理论的融合算法在处理高冲突证据时,存在将所有证据都视为高冲突证据统一进行修正的问题,提出一种处理证据高冲突性的改进算法。判断证据的冲突程度,只对冲突性较大的证据进行修正,在保证原始证据真实性的基础上对高冲突证据源进行修正,用DS合成法则进行融合,并通过实验验证。实验结果表明:该算法具有良好的收敛性和可行性,与其他算法相比,可在一定程度上提高合成过程中证据的可靠性。
- 陈倩倩许丽星龚彬
- 关键词：证据理论
- 低质量网络中可靠传输系统的设计与实现
- 针对现实由于各种原因造成的易丢包、低质量的网络中数据可靠传输的需求,基于TCP协议,通过采用TCP连接断开实时监测、基于固定帧长的数据环形缓存、应用层帧格式的构造,设计了一种分布式数据可靠传输系统.经测试与长时间的实际运...
- 李遵义龚彬
- 关键词：计算机网络数据传输系统软件开发
- 文献传递
- 基于AADL和SCADE的模型驱动软件设计
- 2020年
- 模型驱动开发逐渐应用于嵌入式系统的软件设计,在软件设计阶段重点关注的是软件的架构模型和详细功能模型。用于嵌入式系统软件建模的语言和工具很多,其中结构分析与设计语言(AADL)模型可以构建嵌入式软件的架构,高安全性应用开发环境(SCADE)模型可以描述嵌入式软件的逻辑功能,将两者统一使用可以满足嵌入式软件概要设计和详细设计的建模需求。针对某飞行器控制系统,本文分别使用AADL和SCADE对飞行器控制系统软件架构和功能进行建模,利用KCG工具从SCADE模型自动生成C代码,通过手工代码和自动生成代码的集成完成控制系统部分软件设计。实际应用表明,采用AADL和SCADE相结合的建模方法适用于模型驱动开发在嵌入式软件设计中应用。
- 刘芮滦邓杨龚彬
- 关键词：模型驱动开发自动代码生成
- USB2.0控制器CY7C68013与FPGA接口的Verilog HDL实现被引量：33
- 2007年
- USB(通用串行总线)控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA(现场可编程门阵列)和DSP(数字信号处理器)等提供了简单和无缝连接接口而得到广泛使用,介绍了此控制器与FPGA接口的控制和HDL(硬件描述语言)实现方法。利用CY7C68013控制器的Slave FIFO从机方式,用Verilog HDL在FPGA中产生相应的控制信号,实现对数据的快速读写。试验结果表明此方案传输速度快、数据准确,可扩展到其他需要通过USB进行快速数据传输的系统中。
- 谭安菊龚彬
- 关键词：CY7C68013芯片VERILOGHDL
