您的位置： 专家智库 > >

褚军舰

作品数：2 被引量：16H指数：2
供职机构：中国航天北京微电子技术研究所更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇信号
  • 1篇信号完整性
  • 1篇信号完整性分...
  • 1篇行为级
  • 1篇行为级模型
  • 1篇容错
  • 1篇冗余
  • 1篇三模冗余
  • 1篇明码
  • 1篇接口
  • 1篇基于FPGA
  • 1篇汉明码
  • 1篇PCB
  • 1篇SPACEW...

机构

  • 2篇中国航天北京...

作者

  • 2篇于立新
  • 2篇褚军舰
  • 1篇周博远
  • 1篇陈苏鹏
  • 1篇飞海东

传媒

  • 1篇微电子学与计...
  • 1篇机电产品开发...

年份

  • 1篇2010
  • 1篇2008
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
IBIS建模和PCB信号完整性分析被引量：12
2010年
随着数字系统中时钟频率的提高,PCB上的信号完整性也日益成为设计过程中不可忽略的问题.文中通过阐述IBIS模型的建立和PCB板上信号完整性的分析,介绍了一种必要的基于IBIS模型建立的信号完整性仿真及分析方法,例举了时钟网络设计的反射仿真结果对比.
周博远于立新褚军舰
关键词：PCB信号完整性行为级模型
基于FPGA的SpaceWire接口容错设计与评估被引量：4
2008年
SpaceWire是一种面向航天应用的高速通信标准,对其做容错设计对于系统的可靠性具有重要意义。本文的工作是在分析SpaceWire协议错误处理机制的基础上,对基本的SpaceWire接口电路在逻辑层做了三方面的容错设计:一是FIFO模块的纠一检二汉明编码设计;二是状态机状态编码的容错设计考虑;三是寄存器的三模冗余设计。以上设计都在Xilinx的FPGA中实现和验证,并对容错设计对性能和面积的影响做出了分析和比较。
陈苏鹏于立新飞海东褚军舰
关键词：SPACEWIRE容错汉明码三模冗余
全选 清除 导出
共1页<1>
聚类工具0