邓尧之
- 作品数：2 被引量：6H指数：1
- 供职机构：北京工业大学电子信息与控制工程学院北京市嵌入式系统重点实验室更多>>
- 发文基金：博士科研启动基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种高效时钟树综合实现方法被引量：5
- 2012年
- 针对ASIC芯片设计中时钟树综合效率和时序收敛的问题,提出了一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中的高集成度、高复杂度的设计中。改进了传统时钟树综合方法,通过采用由下至上逐级分步综合的方法实现。该设计方法在SMIC 0.18μm eflash工艺下的一款电力线载波通信芯片中成功流片验证,结果表明分步综合能够在实现传统设计功能的前提下,在完成时序收敛时有效减少不必要的器件插入,从而减小芯片面积,降低整体功耗,有效改善绕线拥塞度。
- 邓尧之万培元刘世勋林平分
- 关键词：片上系统时钟偏差缓冲器
- SRAM供电结构与SOC芯片供电网络设计优化被引量：1
- 2011年
- 主要提出了一种优化SRAM供电结构的方案——裸露Metal4的SRAM供电网络。该方案可以在不增加使用绕线资源的条件下,显著地提升SRAM的供电以及整个芯片供电网络的性能。以一款数字电视解调芯片BTV2020为例,详细叙述了传统SRAM的供电结构,提出一种SRAM的供电结构及实现方法,以及对比了优化后的SRAM供电结构与传统SRAM供电结构,所构建的供电网络的最差电源电压降。最后通过流片结果证明本方案是有效可行的。
- 刘世勋万培元林平分邓尧之
- 关键词：静态存储器片上系统存储器供电网络
