王硕
- 作品数：2 被引量：14H指数：1
- 供职机构：哈尔滨工业大学电子与信息工程学院通信技术研究所更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划国家科技重大专项更多>>
- 相关领域：电子电信更多>>
- 基于FPGA的改进结构的DDS设计与实现被引量：13
- 2016年
- 主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相位抖动的随机序列周期性对杂散的影响,最后基于FPGA平台实现了改进结构的DDS,并对结果进行了测试。测试结果表明DDS用作跳频器时,杂散抑制优于40 dBc。采用此种方法设计的DDS杂散抑制度高,稳定性好,性能优越。
- 王硕马永奎高玉龙张士伟赵东来
- 关键词：DDS杂散抑制相位抖动FPGA
- 快速收敛的EG-LDPC译码算法设计实现被引量：1
- 2015年
- 欧氏几何构造的LDPC码属于不可分层的LDPC码,无法采用TDMP算法译码结构,针对该问题设计实现了一种新型分层译码器。在Xilinx V5FPGA上实现了码长为1 023、码率为0.781 EG-LDPC码的译码器设计。仿真验证表明:理论上该方法与优化的规范化最小和译码算法相比,迭代次数减少一倍,存储资源消耗得到降低,而误码性能几乎相同。FPGA实现上,译码输出与MATLAB定点仿真给出的结果相同,误码性能由于量化和限幅处理与理论值相比约有0.3 d B的损失。在时钟频率为50 MHz串行处理各分层时,吞吐量为49.7 Mbit/s。
- 张佳岩张士伟吴玮张弛王硕
- 关键词：FPGA
