您的位置： 专家智库 > >

贺中柱

作品数：4 被引量：3H指数：1
供职机构：复旦大学更多>>
发文基金：国家自然科学基金更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 2篇专利
  • 1篇期刊文章
  • 1篇学位论文

领域

  • 3篇自动化与计算...
  • 1篇电子电信

主题

  • 3篇缓存
  • 3篇高速缓存
  • 2篇电路
  • 2篇电路设计
  • 2篇嵌入式
  • 2篇嵌入式系统
  • 2篇密钥长度
  • 2篇集成电路
  • 2篇集成电路设计
  • 2篇加速器
  • 2篇AES
  • 1篇行表
  • 1篇指令集
  • 1篇指令集计算机
  • 1篇协处理
  • 1篇协处理器
  • 1篇精简指令集
  • 1篇精简指令集计...
  • 1篇寄存器
  • 1篇寄存器堆

机构

  • 4篇复旦大学

作者

  • 4篇贺中柱
  • 3篇曾晓洋
  • 3篇韩军
  • 3篇李辉楷
  • 2篇王帅
  • 1篇翁新钎

传媒

  • 1篇计算机工程

年份

  • 1篇2014
  • 3篇2012
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
一种适用于嵌入式系统的基于高速缓存的AES加速器
本发明属于集成电路设计技术领域，具体为一种适用于嵌入式系统的AES加速器。嵌入式系统由中央处理器、指令高速缓存、数据高速缓存、缓存控制器、总线接口部件、总线、外围存储器以及AES加速器组成；AES加速器输入密钥长度为12...
韩军李辉楷贺中柱王帅曾晓洋
文献传递
精简指令集计算机协处理器设计被引量：3
2012年
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。
李辉楷韩军翁新钎贺中柱曾晓洋
关键词：精简指令集计算机协处理器高速缓存寄存器堆
Gr（?）stl算法优化及其VLSI实现研究
从2007年11月,美国国家标准与技术研究所（NIST）开始向全世界发起征集SHA-3算法起,经过第一轮和第二轮竞选,到现在SHA-3候选算法已经进入到第三轮,也是最后一轮。在这一轮中,共有BLAKE、Gr?stl、JH...
贺中柱
关键词：SHA-3VLSIFPGA
文献传递
一种适用于嵌入式系统的基于高速缓存的AES加速器
本发明属于集成电路设计技术领域，具体为一种适用于嵌入式系统的AES加速器。嵌入式系统由中央处理器、指令高速缓存、数据高速缓存、缓存控制器、总线接口部件、总线、外围存储器以及AES加速器组成；AES加速器输入密钥长度为12...
韩军李辉楷贺中柱王帅曾晓洋
全选 清除 导出
共1页<1>
聚类工具0