吴沁文
- 作品数：18 被引量：15H指数：2
- 供职机构：中国电子科技集团第十四研究所更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于AXI总线的信号处理FPGA通用处理架构系统
- 本发明公开了一种基于AXI总线的信号处理FPGA通用处理架构系统，包括通用接口，用于外部数据的接收以及FPGA信号处理结果数据的发送；系统控制模块，完成系统控制信息的读取、解析，用于控制FPGA工程内信号处理算法的运行；...
- 凌元吴甜韩文俊吴沁文
- 文献传递
- 基于FPGA和DDR的高效率矩阵转置方法被引量：2
- 2017年
- 用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提高矩阵转置效率的分块式矩阵转置方法。该方法采用矩阵分块技术,使矩阵转置时DDR的读写速率得以均衡,从而提高DDR读写的平均效率。文中提供了矩阵转置效率的实验室实测数据,验证了该方法的有效性。该方法已在工程实践中得到了成功的应用。
- 吴沁文
- 关键词：可编程门阵列
- 基于SystemVerilog的浮点数约束生成器的研究与实现
- 2023年
- SystemVerilog是专用于FPGA验证的语言,它的约束随机机制是支持FPGA随机测试的关键。然而,SystemVerilog语言仅提供了对整数类型的约束随机机制,这大大限制了需要使用浮点数随机激励的验证。文中设计了一种基于SystemVerilog的浮点数约束生成器,它通过转换机制,实现对浮点数的约束随机生成,从而将SystemVerilog的约束随机机制扩大到浮点数据类型,有效扩大了SystemVerilog约束随机验证的支持范围。
- 吴沁文王珊珊
- 关键词：FPGA验证浮点数
- 基于FPGA的并行脉冲压缩算法设计与实现被引量：4
- 2018年
- 针对雷达系统中对脉冲压缩算法日益提高的实时性要求,文章设计实现了基于FPGA的并行流水的脉冲压缩。脉冲压缩算法在设计中基于DIT和DIF的FFT并行处理架构,相邻蝶形运算单元复用RAM,处理延时小,点数可参数配置。给出了整个脉压模块的并行流水架构和实现方案,给出了系统设计的硬件结构。仿真验证了结果的正确性,并对资源占用等指标进行了有效性评估。经过理论分析和实现结果表明,设计的脉冲压缩模块能获得比传统调用IP核实现的脉冲压缩模块更好的系统实时性和更小的资源占用率。
- 王珊珊韩文俊吴沁文
- 关键词：脉冲压缩算法实时性
- 一种实现CZT变换的FPGA架构
- 本发明公开了一种实现CZT变换的FPGA架构，采用布鲁斯坦等式，将CZT变换转变为三个系数c(n)、h(n)、u(k)的计算，分别设置c(n)、h(n)、u(k)的相角，采用两个加法器形成递推结构，由于相角的初值仅与常数...
- 吴沁文
- 文献传递
- 基于TS201S处理器及交换总线的通用并行信号处理机
- 本文介绍了一种基于TS201S处理器及交换总线的通用并行数字信号处理机的设计方案及其设计实现。
该通用并行信号处理机由具有交换总线的12槽背板，一块基于TS201S和FPGA接口模块，四块基于TS201S和FP...
- 谢士厚吴沁文丁琳琳
- 关键词：信号处理机数据交换数据分配机载雷达数字信号处理器
- 文献传递
- 多核DSP芯片C6678引导过程的研究与实现被引量：9
- 2016年
- 多核数字信号处理(DSP)芯片给信号处理能力带来了质的提升,TI公司推出的TMS320C6678是一款具有代表性的高性能多核DSP芯片。引导技术是DSP应用的关键技术之一。C6678有着丰富的外设接口,可选择多种引导设备,同时由于多核的存在,引导过程变得更为复杂。文中对C6678的引导方式进行了透彻的研究,介绍了C6678多核引导过程的具体实现步骤,对C6678引导程序的开发提供了实际的方法和经验。
- 吴沁文
- 一种基于UVM的FPGA构件可视化测试框架和方法
- 本发明公开了一种基于UVM的FPGA构件可视化测试框架和方法，为用户提供可视化方式快速搭建用于完成具体FPGA构件测试验证的UVM验证平台，以可视化建立和执行测试用例、查看测试结果，达到快速完成FPGA构件测试验证过程的...
- 吴沁文
- 一种基于SRIO的FPGA接收引擎设计
- 本发明公开了一种基于SRIO的FPGA接收引擎设计，采用SRIO接收状态机、SRIO写数据包接收fifo、写数据包合并状态机、写命令fifo、写数据fifo、写存储器状态机组成接收引擎，采用SRIO逻辑层连接SRIO接收...
- 吴沁文
- 文献传递
- 一种实现CZT变换的FPGA架构
- 本发明公开了一种实现CZT变换的FPGA架构，采用布鲁斯坦等式，将CZT变换转变为三个系数c(n)、h(n)、u(k)的计算，分别设置c(n)、h(n)、u(k)的相角，采用两个加法器形成递推结构，由于相角的初值仅与常数...
- 吴沁文
