田甜
- 作品数：48 被引量：35H指数：3
- 供职机构：国防科学技术大学更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划国防科技大学预研基金更多>>
- 相关领域：自动化与计算机技术一般工业技术理学电子电信更多>>
- 基于混合模式CORDIC算法的低延时基本超越函数实现方法及装置
- 本发明公开一种基于混合模式CORDIC算法的低延时基本超越函数实现方法及装置，方法步骤为：1）输入IEEE‑754标准中浮点格式的角度及函数类型，进行格式转换及压缩映射；2）Z数据通路根据映射角度及函数类型进行旋转方向预...
- 雷元武彭元喜陈书明邓子椰万江华刘宗林陈海燕陈胜刚刘胜马胜吴虎成罗恒陈小文孙书为陈际阳田甜彭浩
- 文献传递
- 基于内存空洞机制的虚拟机内存资源分配方法
- 基于内存空洞机制的虚拟机内存资源分配方法，虚拟机监视器VMM为虚拟机分配物理硬件资源，(1)假设虚拟机的内存总量为T，在虚拟机操作系统中加载一个内核驱动模块，称之为内存空洞驱动；(2)内存空洞驱动按照气球驱动的工作方式，...
- 张鹏飞褚瑞王怀民刘兰峥王柳峰彭宇行王意洁田甜
- 文献传递
- 基于TCORDIC算法的浮点基本函数实现方法及装置
- 本发明公开一种基于TCORDIC算法的浮点基本函数实现方法及装置，该方法步骤包括：S1.根据待处理函数的类型获取对应的计算边界；将输入角度与计算边界进行比较，当输入角度的绝对值小于计算边界时，转入执行步骤S3，否则转入执...
- 彭元喜雷元武朱保周郭阳田甜彭浩徐恩张榜
- 文献传递
- 基于进位节省加法器的低延时CORDIC三角函数实现的方法及装置
- 本发明公开一种基于进位节省加法器的低延时CORDIC三角函数实现的方法及装置，方法步骤为：1）对X、Y、Z数据通路进行初始化；2）对Z数据通路进行旋转方向预测，输出给X、Y数据通路；将X、Y数据通路的前N/2次迭代压缩为...
- 陈书明邓子椰雷元武彭元喜万江华刘宗林陈海燕陈胜刚刘胜马胜吴虎成罗恒陈小文孙书为田甜彭浩陈际阳
- 文献传递
- 无线传感器网络节点内存管理方法
- 无线传感器网络节点内存管理方法，(1)将物理内存空间划分为边界固定的I/O映射区、应用区和系统区；(2)将传感器网络应用程序进行编译，生成二进制执行代码；(3)为每个任务提供逻辑地址空间；(4)对步骤(2)中生成的二进制...
- 褚瑞卢锡城彭宇行王意洁田甜李东升张一鸣陈振邦车永刚王勇献徐传福
- 文献传递
- 一种基于热传导理论的芯片温度预测方法
- 一种基于热传导理论的芯片温度预测方法，其步骤为：S1：构建处理器的散热模型；采用一维稳态热传导的传热模型，将处理器于t时刻的温度变化率与t时刻的输入功率P(t)、t时刻的温度T(t)、处理器的热电阻R和热电容C关联，即形...
- 彭元喜海月田甜雷元武李勇万江华王建之贾宝东舒雷志张松松张榜
- 文献传递
- 基于内存网格的磁盘缓存设计与实现被引量：1
- 2011年
- 内存对计算机系统的性能具有重要影响,内存网格能够共享跨域的开放网络环境中的内存资源,以磁盘缓存的形式提高系统性能。为实现缓存对应用的透明性,提出了动态修改操作系统内核的二进制代码,实现文件系统读写流程的截获和重定向;并提出了基于内核线程的异步缓存写入方法,提高写缓存的效率。通过原型系统及实验,说明上述方法既不需要修改应用程序,也不需要修改操作系统源代码,并且能充分利用共享的内存资源,提高系统的I/O性能。
- 田甜褚瑞谢健聪
- 关键词：网络内存内存网格磁盘缓存I/O性能
- 生物变色机制及仿生薄膜研究
- 本文针对军事伪装领域中自适应变色伪装的迫切需求，研究了自然界变色生物变色龙的变色机理，并以加法混色及减法混色原理为基础，采用色点随机排列模拟、透明涂色玻片重叠法模拟以及计算机模拟细胞扩张的方法对变色龙的皮肤表层结构及变色...
- 田甜
- 关键词：仿生伪装介孔自组装磷钼酸氨基功能化
- 支持标向量协同工作的向量SIMD运算结构
- 本发明公开了一种支持标向量协同工作的向量SIMD运算结构，其包括：统一取指和指令派发部件，用来同时为标量处理单元SPU、向量处理单元VPU和向量阵列存储器AM派发指令；标量处理单元SPU，用来负责串行任务的处理，以及对向...
- 陈书明彭元喜雷元武万江华郭阳田甜彭浩徐恩
- 文献传递
- M-DSP中高性能浮点乘加器的设计与实现被引量：1
- 2016年
- 针对高性能M型数字信号处理器(M-DSP)对浮点运算的性能、面积和功耗要求,研究分析了M-DSP总体结构和浮点运算的指令特点,设计和实现了一种高性能低功耗的浮点乘累加器(FMAC)。该乘加器采用单、双精度通路分离的主体结构,分为六级流水站执行,对乘法器、对阶移位等关键模块进行了复用设计,支持双精度和单精度浮点乘法、乘累加、乘累减、单精度点积和复数运算。对所设计的乘加器进行了全面的验证,基于45 nm工艺采用Synopsys公司的Design Compiler工具综合所设计的代码,综合结果表明运行频率可达1 GHz,单元面积36 856μm2;与FT-XDSP中的乘加器相比,面积节省了12.95%,关键路径长度减少了2.17%。
- 车文博刘衡竹田甜
