您的位置： 专家智库 > >

黄志正

作品数：2 被引量：2H指数：1
供职机构：中国科学院计算技术研究所更多>>
发文基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 1篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信
  • 1篇自动化与计算...

主题

  • 2篇时钟
  • 2篇锁相
  • 2篇锁相环
  • 1篇低功耗
  • 1篇抖动
  • 1篇抖动性能
  • 1篇延迟锁相环
  • 1篇时钟偏差
  • 1篇数据恢复
  • 1篇系统设计
  • 1篇功耗
  • 1篇高速低功耗
  • 1篇传输电路

机构

  • 2篇中国科学院

作者

  • 2篇黄志正
  • 1篇高茁
  • 1篇杨祎

传媒

  • 1篇微电子学与计...

年份

  • 1篇2008
  • 1篇2007
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
高速低功耗传输电路的时钟系统设计被引量：2
2008年
利用锁相环(PLL)为高速低功耗并行传输电路发射机生成时钟信号的系统。设计了一个稳压器(Voltage Regulator),为PLL中对噪声敏感的模块提供低噪声的电压源。在此基础上提出了一种新型的动态改变工作频率的方法,应用于源同步(source-synchronous)模式的高速传输电路。此方法可以在不改变PLL状态的情况下快速改变输入输出(I/O)电路的工作频率,降低功耗。整个芯片采用0.18μm CMOS工艺设计并流片测试成功。
黄志正杨祎高茁
关键词：时钟锁相环功耗
模拟延迟锁相环的研究和设计
随着半导体工业的发展,微处理器的集成度和工作频率在迅速的提高.与此同时,微处理器芯片内部的时钟偏差问题也越来越严重,确保电路运作的正确变得越来越困难;此外微处理器与外部芯片之间的数据传输速率的提高使得正确恢复数据的难度也...
黄志正
关键词：时钟偏差数据恢复延迟锁相环抖动性能
文献传递
全选 清除 导出
共1页<1>
聚类工具0