您的位置： 专家智库 > >

崔媛媛

作品数：15 被引量：0H指数：0
供职机构：中国航天科技集团公司第九研究院第七七一研究所更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 15篇中文专利

领域

  • 5篇自动化与计算...

主题

  • 6篇处理器
  • 4篇电路
  • 4篇浮点
  • 4篇RISC处理...
  • 4篇操作数
  • 3篇存储器
  • 2篇单点
  • 2篇单字
  • 2篇点数据
  • 2篇读出
  • 2篇延时
  • 2篇语言
  • 2篇语言描述
  • 2篇容错
  • 2篇容错策略
  • 2篇容错结构
  • 2篇三模
  • 2篇时钟
  • 2篇时钟产生
  • 2篇时钟产生电路

机构

  • 15篇中国航天科技...

作者

  • 15篇崔媛媛
  • 13篇张洵颖
  • 11篇裴茹霞
  • 11篇张丽娜
  • 10篇赵翠华
  • 10篇肖建青
  • 6篇李红桥
  • 3篇娄冕
  • 2篇杨博
  • 2篇张春妹
  • 1篇张娟

年份

  • 2篇2018
  • 5篇2017
  • 4篇2016
  • 4篇2015
共 15 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种同步纠错流水线控制结构及其方法
本发明一种同步纠错流水线控制结构及方法。其结构包括寄存器文件存储体和对应的校验元存储体，连接寄存器文件存储体和对应的校验元存储体输出端的逻辑运算单元，对应从寄存器文件存储体中读出的两个操作数的两个EDAC译码部件，连接在...
崔媛媛张洵颖裴茹霞肖建青赵翠华
一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法
本发明提供一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法，能够有效解决逻辑复杂度和延时长的问题，能够快速判定浮点单/双/四精度的相关性，获得正确的浮点数据来源，提高浮点流水线频率。通过采用4套硬件逻辑...
张洵颖赵翠华裴茹霞肖建青张丽娜李红桥崔媛媛
高可靠系统芯片中Cache的容错结构及其容错方法
本发明提供一种能确保处理器保持较高性能的高可靠系统芯片中Cache的容错结构及其容错方法。当系统芯片中的主控处理器访问Cache存储器，请求所需的指令或数据时，Cache存储器中的信息将以交叉分组的形式进行奇偶校验解码，...
李红桥张洵颖肖建青张丽娜崔媛媛谢琰瑾
文献传递
一种基于相差的三模时钟产生电路
本发明一种能够配置产生不同相差的三模时钟，且当发生SET和SEU单点故障时，可有效对单点故障进行容错的基于相差的三模时钟产生电路；其包括输入端分别连接时钟clk的三路时钟选择电路，三路时钟选择电路分别输出不同相位的三模时...
张丽娜赵翠华娄冕崔媛媛张春妹
一种基于SPARCV8处理器的存储器精确陷阱控制结构与方法
本发明提供一种既实现精确陷阱又不完全禁用write buffer的写缓存功能的，在提高系统可靠性的同时避免系统性能受到明显的损失方法的，基于SPARCV8处理器的存储器精确陷阱控制结构与方法；所述的方法在SPARCV8处...
裴茹霞肖建青张洵颖李红桥张丽娜崔媛媛
文献传递
一种基于TMR的实现和故障注入仿真平台及仿真方法
一种基于TMR的实现和故障注入仿真平台及仿真方法，以TMR‑注入型系统为目标验证对象，以基础功能系统为仿真参考模型，在故障注入约束文件的约束下，完成RTL级的故障注入和仿真。本发明通过逻辑电路实现约束，规定了逻辑综合约束...
张洵颖裴茹霞赵翠华杨博张丽娜崔媛媛
文献传递
一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法
本发明提供一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法，能够有效解决逻辑复杂度和延时长的问题，能够快速判定浮点单/双/四精度的相关性，获得正确的浮点数据来源，提高浮点流水线频率。通过采用4套硬件逻辑...
张洵颖赵翠华裴茹霞肖建青张丽娜李红桥崔媛媛
文献传递
一种RISC处理器的浮点处理单元集成电路及方法
本发明一种RISC处理器的浮点处理单元集成电路，包括七级的定点流水线和六级的浮点流水线，以及与门；其中集成方法包括，对处理器流水线停顿的控制管理的步骤；对浮点流水线各流水级的执行控制步骤。通过浮点流水线的对应设置，以及对...
赵翠华张洵颖裴茹霞肖建青崔媛媛
一种基于SPARCV8处理器的存储器精确陷阱控制结构与方法
本发明提供一种既实现精确陷阱又不完全禁用write？buffer的写缓存功能的，在提高系统可靠性的同时避免系统性能受到明显的损失方法的，基于SPARCV8处理器的存储器精确陷阱控制结构与方法；所述的方法在SPARCV8处...
裴茹霞肖建青张洵颖李红桥张丽娜崔媛媛
一种快速响应AHB访问的容错型SDRAM控制方法
一种快速响应AHB访问的容错型SDRAM控制方法，AHB总线接口负责锁存总线信息并发出锁存后的写数据，如果当前是全字写操作，则数据发往多路复选器MUX1，如果是非全字访问，则送入“读‑修改‑写”单元RMW，MUX1判断当...
娄冕裴茹霞张洵颖张娟张丽娜崔媛媛
文献传递
全选 清除 导出
共2页<12>
聚类工具0