您的位置: 专家智库 > >

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇电路
  • 1篇延时
  • 1篇延时电路
  • 1篇延时锁定环
  • 1篇振荡器
  • 1篇数控振荡器
  • 1篇数字控制
  • 1篇数字频率合成
  • 1篇数字频率合成...
  • 1篇频率合成器
  • 1篇可配置
  • 1篇合成器
  • 1篇CMOS电路
  • 1篇DCO
  • 1篇DFS

机构

  • 2篇中国航天北京...

作者

  • 2篇文治平
  • 2篇张彦龙
  • 1篇于立新
  • 1篇陈雷
  • 1篇储鹏
  • 1篇李学武

传媒

  • 2篇微电子学与计...

年份

  • 1篇2015
  • 1篇2007
2 条 记 录,以下是 1-2
排序方式:
一种基于DCO的可配置数字频率合成器
2015年
首先设计了一种基于MDLL的数控振荡器(DCO),进而实现了一种基于DCO的全数字可配置的数字频率合成器(DFS),输出时钟频率等于参考时钟频率乘以M除以D,实现了类似于MDLL的抖动特性.频率合成器提供一个可配置的倍频因子M和一个分频因子D,其范围为2~32和1~32,用户可以通过对M和D的配置,实现任意倍数的频率合成.所设计的DFS采用TSMC的0.13mm标准CMOS工艺实现,版图面积为480μm×120μm.DFS的输出频率范围为15~400 MHz,输入频率范围为1~270 MHz.输出频率为270 MHz时实测的相位噪声为-110.01dBc/Hz@1 MHz.
文治平王浩弛陈雷李学武张彦龙
关键词:可配置
数字控制可编程延时单元设计技术研究被引量:2
2007年
提出一种数字控制可编程延时单元(Digitally Controlled Programmed Delay Element,DCPDE)结构,对数字控制字可编程延时单元(DCPDE)进行了理论分析和设计方法研究。采用二进制编码控制的电流镜为延时单元提供充、放电电流,实现了信号的上升、下降沿等量延时,本单元可嵌入全数字控制的延时锁定环设计中,能够实现50%占空比420ps~920ps的双沿延时。
张彦龙储鹏文治平于立新
关键词:CMOS电路延时电路延时锁定环
共1页<1>
聚类工具0