郭建军
- 作品数：15 被引量：28H指数：3
- 供职机构：国防科学技术大学计算机学院更多>>
- 发文基金：国家自然科学基金湖南省教育厅科研基金国家重点基础研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信理学更多>>
- H.264中块分割模式选择算法研究被引量：3
- 2005年
- H.264是一种新提出来的视频压缩标准。本文首先介绍了 H.264中所采用的多宏块分割模式技术,然后对其中比较耗时的块分割模式选择模块进行测试分析,在此基础上提出了一种块分割模式选择算法,并对该算法进行了测试,实验结果表明:与JM8.2编码方案相比采用新的算法后的运行时间加速比可达到 4.5以上,峰值信噪比只是略有下降。
- 郭建军戴葵成运王志英
- 关键词：视频压缩H.264码率块分割视频压缩标准测试分析
- 同步数据触发体系结构多核处理器存储系统关键技术研究
- 采用多核体系结构能够提高处理器的性能,但多核处理器中有多个处理器核访问存储器,对存储系统带宽需求增加,“存储墙”问题表现更为突出,给存储系统设计带来了挑战。本文全面分析了同步数据触发体系结构(Synchronous Da...
- 郭建军
- 关键词：多核处理器
- 一种多核处理器存储层次性能评估模型
- 一种用于评估多核处理器存储层次性能的模型，使用排队论建模，求解速度快，可以在设计早期给出不同配置参数对处理器整体性能的影响，从而调整存储层次结构，优化设计.
- 郭建军戴葵王志英
- 关键词：多核处理器性能评估模型
- 文献传递
- 一种多核处理器存储层次性能评估模型
- 一种用于评估多核处理器存储层次性能的模型,使用排队论建模,求解速度快,可以在设计早期给出不同配置参数对处理器整体性能的影响,从而调整存储层次结构,优化设计.
- 郭建军戴葵王志英
- 关键词：多核处理器
- 文献传递
- 一种新的基于H.264/AVC的零块判决方法被引量：8
- 2005年
- 在基于运动估计和预测编码的视频编码方案中,有一种简单而有效的快速实现方法--零块判决方法,H.264/AVC使用的也是基于运动估计和预测编码的视频编码方案,所以也可以运用零块判决方法来加快其编码速度.根据H.264/AVC视频编码标准的新特点,对其中的零块判决阈值进行了推导,提出了新的适合于H.264/AVC的零块判决方法,并进行了仿真测试,实验结果表明,在中低码率的视频编码中,该方法在编码效率基本保持不变的条件下,编码时间减少了20%～47%.
- 成运戴葵王志英沈立郭建军
- 关键词：H.264判决阈值
- SDTA体系结构中存储流控制器的研究与实现
- 基于同步数据传输体系结构介绍了一种高效的存储流控制器的设计与实现。同步数据传输体系结构克服了传统VLIW体系结构的诸多问题，简单分布式的控制机制有利于提高芯片计算密度，特别适用于开发数据密集型应用。本文设计的存储流控制器...
- 庞峥元郭建军赖明澈沈立戴葵
- 关键词：同步数据存储管理单元
- H.264中一种基于码率的块分割模式选择方法研究被引量：1
- 2005年
- H.264是一种新提出来的视频压缩标准。论文首先介绍了H.264中所采用的多宏块分割模式技术,然后对比较耗时的块分割模式模块进行分析测试,在此基础上提出了一种基于码率的块分割模式选择方法,并对该方法进行了测试,实验结果表明:在相同的PSNR下,采用新的方案后的耗时比JM8.2编码方案缩短了20%左右。
- 郭建军戴葵成运王志英
- 关键词：视频压缩H.264码率
- 同步数据触发体系结构中指令预取技术研究被引量：1
- 2009年
- 同步数据触发体系结构SDTA将传统指令级并行细化到微操作级并行,具有较高的数据处理能力,但其特殊的指令格式及指令特性,给指令Cache访问带来了挑战。指令预取技术能够有效地降低指令Cache的访问失效率,增强处理器取指能力,提高性能。本文分析了SDTA指令集特性,提出了一种适合SDTA指令集特性的软硬件相结合的混合指令预取机制,采用硬件预取引擎和软件提示相结合进行预取。该方法能够有效地提高指令Cache命中率,且具有实现简单、无效预取率低、不会增加代码体积等特点。
- 郭建军戴葵王志英
- 关键词：指令预取
- TTA结构数字信号协处理器数据Cache的设计与实现
- 2006年
- 论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。
- 姜晶菲郭建军戴葵王志英
- 关键词：TTA数据CACHE
- 基于指令Cache作废的多核处理器同步技术
- 2009年
- 共享存储多核处理器中"忙-等待"技术常用来实现锁或栅栏等同步操作,这些典型的同步机制通常受限于较长的同步延迟和资源竞争等问题,导致扩展性较差,且需要不时进行访存操作,影响正常存储器访问操作,加剧对存储系统的带宽需求。提出了一种用于同步数据触发结构多核处理器的基于指令Cache作废的同步技术,同步时作废将执行的指令Cache行导致取指失效,向L2Cache发送取指请求,L2Cache中设置相应的过滤机制,不服务不满足同步条件的处理器核的取指请求,使相应处理器核暂停,达到同步目的。测试表明,该方法在可扩展性和同步性能方面均具有一定的优势。
- 郭建军戴葵王志英
- 关键词：多核处理器作废同步技术
