您的位置： 专家智库 > >

赵德益

作品数：10 被引量：0H指数：0
供职机构：中国航天科技集团公司第九研究院第七七一研究所更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 10篇中文专利

领域

  • 2篇电子电信

主题

  • 8篇电路
  • 4篇时钟
  • 3篇寄存器
  • 3篇触发器
  • 2篇单元库
  • 2篇电路图
  • 2篇电平
  • 2篇电阻
  • 2篇定制
  • 2篇定制设计
  • 2篇信号
  • 2篇信号隔离
  • 2篇移位寄存器
  • 2篇冗余
  • 2篇冗余结构
  • 2篇时钟输入
  • 2篇输入端
  • 2篇锁相
  • 2篇锁相环
  • 2篇自复位

机构

  • 10篇中国航天科技...

作者

  • 10篇吴龙胜
  • 10篇赵德益
  • 9篇李海松
  • 5篇岳红菊
  • 5篇唐威
  • 4篇王鹏
  • 4篇王忠芳
  • 4篇卢红利
  • 2篇尹飞
  • 2篇刘佑宝
  • 2篇蒋轶虎
  • 2篇张洵颖
  • 2篇杨博
  • 2篇裴茹霞
  • 2篇高利军
  • 2篇周凤
  • 2篇李彤
  • 1篇赵翠华
  • 1篇宋森
  • 1篇肖建青

年份

  • 2篇2017
  • 3篇2015
  • 1篇2014
  • 3篇2012
  • 1篇2011
共 10 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种基于PD SOI工艺的体栅耦合ESD保护结构
本发明公开了一种基于PD SOI工艺的体栅耦合NMOS ESD保护结构，在该结构中栅极采用H型结构，在H型栅的边栅外侧和内侧进行两处体区P+注入，漏区采用N+深注入，将SOI基片上的硅膜穿通，源区采用N+浅注入，对SOI...
王忠芳谢成明李海松赵德益吴龙胜刘佑宝
文献传递
一种锁相环锁定状态检测电路
本发明一种锁相环锁定状态检测电路结构，包括滤波电路、自复位采样电路、比较电路和状态锁定电路；根据具体锁相环设计指标，确定自复位采样电路触发器链级数n的取值；锁相环反馈频率和监频鉴相器输出频率分别控制自复位采样电路两条触发...
李海松高利军尹飞赵德益岳红菊包谦周凤唐威吴龙胜
互补数据冗余结构型CMOS标准单元电路物理库模型设计方法
一种互补数据冗余结构型CMOS标准单元电路物理库模型设计方法，按照单元库设计流程，在完成PMOS网络和NMOS网络输入输出信号隔离的单元电路图和版图的设计后，应用辅助线和辅助层分别对电路图和版图PMOS网络和NMOS网络...
赵德益王鹏李海松王忠芳卢红利岳红菊吴龙胜
文献传递
一种触发器单元单粒子翻转效应实验验证电路
本发明一种触发器单元单粒子翻转效应实验验证电路，包括输入端接入时钟信号的高/低电平产生电路，移位寄存器级联级数相等的移位寄存器链A和移位寄存器链B，以及依次连接的比较电路和高电平检测电路；高/低电平产生电路用于根据时钟信...
李海松蒋轶虎杨博赵德益王鹏卢红利李彤唐威吴龙胜
一种锁相环锁定状态检测电路
本发明一种锁相环锁定状态检测电路结构，包括滤波电路、自复位采样电路、比较电路和状态锁定电路；根据具体锁相环设计指标，确定自复位采样电路触发器链级数n的取值；锁相环反馈频率和监频鉴相器输出频率分别控制自复位采样电路两条触发...
李海松高利军尹飞赵德益岳红菊包谦周凤唐威吴龙胜
文献传递
互补数据冗余结构型CMOS标准单元电路物理库模型设计方法
一种互补数据冗余结构型CMOS标准单元电路物理库模型设计方法，按照单元库设计流程，在完成PMOS网络和NMOS网络输入输出信号隔离的单元电路图和版图的设计后，应用辅助线和辅助层分别对电路图和版图PMOS网络和NMOS网络...
赵德益王鹏李海松王忠芳卢红利岳红菊吴龙胜
文献传递
一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法
本发明公开了一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法，该电路包括用于异步置位的第一寄存器A_1、用于异步复位的第二寄存器A_2以及用于结果选择的组合电路MUX；系统时钟信号clk分别接所述第一寄存器的...
裴茹霞张洵颖赵德益李海松张丽娜赵翠华肖建青吴龙胜
文献传递
一种基于PD SOI工艺的体栅耦合ESD保护结构
本发明公开了一种基于PD SOI工艺的体栅耦合NMOS ESD保护结构，在该结构中栅极采用H型结构，在H型栅的边栅外侧和内侧进行两处体区P+注入，漏区采用N+深注入，将SOI基片上的硅膜穿通，源区采用N+浅注入，对SOI...
王忠芳谢成民李海松赵德益吴龙胜刘佑宝
文献传递
标准单元时序数据测试方法
本发明公开了一种标准单元时序数据测试方法，外接时钟信号CLK_IN与外接时钟选择信号OSC_sel分别接入时钟自产生模块，时钟自产生模块的输出CLK_out连接测试逻辑电路的时钟端LOGIC_clk，可测试性结构设计模块...
赵德益裴茹霞张洵颖吴龙胜唐威汪西虎岳红菊宋森
文献传递
一种触发器单元单粒子翻转效应实验验证电路
本发明一种触发器单元单粒子翻转效应实验验证电路，包括输入端接入时钟信号的高/低电平产生电路，移位寄存器级联级数相等的移位寄存器链A和移位寄存器链B，以及依次连接的比较电路和高电平检测电路；高/低电平产生电路用于根据时钟信...
李海松蒋轶虎杨博赵德益王鹏卢红利李彤唐威吴龙胜
文献传递
全选 清除 导出
共1页<1>
聚类工具0