您的位置： 专家智库 > >

顾清

作品数：1 被引量：4H指数：1
供职机构：清华大学信息科学技术学院智能技术与系统国家重点实验室更多>>
发文基金：国家自然科学基金国家重点基础研究发展计划更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇遗传算法
  • 1篇阵列
  • 1篇数据压缩
  • 1篇无失真
  • 1篇脉动阵
  • 1篇脉动阵列
  • 1篇ASIC
  • 1篇ASIC设计

机构

  • 1篇华东理工大学
  • 1篇清华大学

作者

  • 1篇帅典勋
  • 1篇顾静
  • 1篇顾清

传媒

  • 1篇电子学报

年份

  • 1篇2000
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
无失真并行数据压缩的脉动阵列ASIC设计被引量：4
2000年
本文提出适用于无失真并行数据压缩的超大规模ASIC的逻辑电路设计 .与其他传统的串行或小规模并行无失真数据压缩的硬件或软件方法相比 ,本文的Systolic阵列结构有更好的并行性、实时性和普适性 .对ASIC的时序和功能进行的模拟验证 ,证明了逻辑和电路设计的正确性和有效性 .
顾静帅典勋顾清
关键词：数据压缩遗传算法ASIC脉动阵列
全选 清除 导出
共1页<1>
聚类工具0