您的位置： 专家智库 > >

李汉宇

作品数：4 被引量：0H指数：0
供职机构：中原工学院更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 1篇学位论文
  • 1篇会议论文

领域

  • 2篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇线阵CCD
  • 3篇CPLD
  • 2篇VERILO...
  • 2篇CCD
  • 1篇代码
  • 1篇电路
  • 1篇硬件
  • 1篇硬件描述语言
  • 1篇源代码
  • 1篇时序电路
  • 1篇逻辑器件
  • 1篇描述语言
  • 1篇可编程逻辑
  • 1篇可编程逻辑器...
  • 1篇角度传感器
  • 1篇复杂可编程逻...
  • 1篇感器
  • 1篇VERILO...
  • 1篇VHDL
  • 1篇CCD驱动

机构

  • 3篇北京理工大学
  • 2篇北京大学
  • 1篇中原工学院

作者

  • 4篇李汉宇
  • 1篇张涛
  • 1篇李世晓
  • 1篇李健
  • 1篇张庆生

传媒

  • 1篇光学技术
  • 1篇致富时代（下...
  • 1篇第三届全国光...

年份

  • 1篇2010
  • 3篇2007
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
光电自准直角度传感器技术研究
李汉宇
关键词：线阵CCD角度传感器
基于CPLD和VHDL的CCD驱动时序电路的设计
2010年
利用CPLD复杂可编程逻辑器件，结合VHDL硬件描述语言，以东芝公司生产的TCD132D型号线阵CCD为例，实现线阵CCD的驱动时序电路设计。通过在Modelsim SE平台下对驱动时序仿真，并进行实际测量，证明该设计方法的可行性。结果表明该设计方案实现了对CCD器件的时序驱动。
李世晓李汉宇
关键词：CPLDVHDLCCD
基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计
2007年
以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码,采用Modelsim SE等软件实现了功能、时序仿真。实验结果表明,设计符合实际工作需要。
李汉宇张庆生张涛李健
关键词：CCDCPLDVERILOGHDL
基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计
以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码,采用Modelsim SE等软件实现了功能、时序...
李汉宇张庆生张涛李健
关键词：复杂可编程逻辑器件硬件描述语言源代码
文献传递
全选 清除 导出
共1页<1>
聚类工具0