您的位置: 专家智库 > >

夏宇闻

作品数:68 被引量:153H指数:7
供职机构:北京航空航天大学更多>>
发文基金:国家高技术研究发展计划国家自然科学基金北京市科技计划项目更多>>
相关领域:电子电信自动化与计算机技术经济管理电气工程更多>>

文献类型

  • 57篇期刊文章
  • 10篇会议论文
  • 1篇科技成果

领域

  • 47篇电子电信
  • 25篇自动化与计算...
  • 2篇经济管理
  • 1篇电气工程

主题

  • 12篇VERILO...
  • 10篇电路
  • 10篇基于FPGA
  • 9篇硬件
  • 9篇芯片
  • 8篇FPGA
  • 7篇图像
  • 6篇通信
  • 5篇信号
  • 5篇硬件描述语言
  • 5篇图像压缩
  • 5篇无线
  • 5篇描述语言
  • 5篇集成电路
  • 5篇JPEG20...
  • 4篇接口
  • 4篇SOC
  • 4篇VERILO...
  • 4篇HDL
  • 3篇电路设计

机构

  • 67篇北京航空航天...
  • 6篇清华大学
  • 2篇北京六合万通...
  • 1篇北京大学
  • 1篇湖南大学
  • 1篇中国科学院
  • 1篇中国科学院微...

作者

  • 68篇夏宇闻
  • 6篇刘雷波
  • 4篇王志华
  • 4篇孟鸿鹰
  • 4篇陈弘毅
  • 3篇王学进
  • 3篇李德建
  • 3篇武斌
  • 2篇徐煜玮
  • 2篇任天同
  • 2篇黄夔夔
  • 2篇吴少俊
  • 2篇杨柳
  • 2篇代建玮
  • 2篇周文
  • 2篇蔡言利
  • 2篇屈晓声
  • 2篇徐伟俊
  • 2篇杨军
  • 1篇唐清贵

传媒

  • 17篇中国集成电路
  • 14篇电子产品世界
  • 5篇电子技术应用
  • 5篇单片机与嵌入...
  • 3篇电子测量技术
  • 3篇电子设计应用
  • 2篇半导体技术
  • 2篇遥测遥控
  • 2篇全国第十二届...
  • 2篇全国第十一届...
  • 1篇自动化学报
  • 1篇电子与电脑
  • 1篇电子学报
  • 1篇清华大学学报...
  • 1篇微电子学与计...
  • 1篇北京邮电大学...
  • 1篇第九届北京学...

年份

  • 1篇2009
  • 4篇2008
  • 3篇2007
  • 12篇2006
  • 8篇2005
  • 5篇2004
  • 14篇2003
  • 12篇2002
  • 3篇2001
  • 3篇2000
  • 2篇1999
  • 1篇1997
68 条 记 录,以下是 1-10
排序方式:
可重构的通用硬线逻辑电路算法验证平台的设计被引量:1
2000年
介绍一种通用硬线逻辑算法验证平台的设计思路。在人机交互界面干预下,可通过高性能的PCI局部总线接口,从文件系统向算法验证平台系统分别传送构成待验证算法硬线逻辑的码流以及该算法运算所需的输入数据,并将该算法的运算结果向文件系统输出。利用这个平台,已验证基于小波变换和零树编码的先进的图像压缩/解压缩算法的硬线逻辑。本系统的框架也可用于验证其它用同类且规模类似的FPGA(CPLD)实现的硬线逻辑算法。因此。
夏宇闻山岗
关键词:PCI控制器
Verilog模块结构、数据类型和变量以及基本运算符号(上)
2002年
夏宇闻
关键词:模块结构数据类型VERILOG语言
介绍一种新型高性能的可编程ASIC--FPNA
2006年
本文介绍近年来在国外推出的可编程节点阵列芯片:FPNA(FieldProgrammableNodeAr-rays)。FPNA芯片结合了信号处理器与FPGA配合设计的灵活性及ASIC的高性能,其杰出性能已在一些项目的建设上得到了验证。在不远的将来,基于FPNA的设计必将占领更广阔的高端专用系统设计市场,希望本文能引起IC设计界同行的注意。
张云帆夏宇闻
关键词:信号处理器灵活性集成电路
浮点算法转换成硬件定点算法中的问题被引量:7
2005年
唐清贵夏宇闻
关键词:硬件体系浮点FPGA运行速度
6.10基于FPGA的图片绘制和显示系统
本文介绍了一种基于FPGA的图片绘制和显示系统。这个系统可以通过键盘和鼠标在640×480的LCD/VGA显示器上绘制线条图像和显示任意图片,并能进行数字的输入/删除,LOGO的显示和实现屏保功能。这个系统对学习FPGA...
陈先勇夏宇闻
关键词:FPGAPS2LCD
文献传递
Verilog系列讲座 第8讲 Verilog的条件语句
2003年
夏宇闻
关键词:循环语句VERILOG条件语句
JPEG2000 DWT变换器和EBCOT编码器的VLSI结构设计被引量:7
2003年
为了进行符合新一代静止图像压缩标准 JPEG2 0 0 0的图像编码 IP核设计 ,提出了基于 JPEG2 0 0 0标准的离散小波变换器 (DWT)和优化截断的嵌入式分块编码器 (E-BCOT)的 VL SI结构。DWT采用的空间组合推举体制算法(SCL A)将基于 9/ 7滤波器的标准推举 (lifting)算法体制快速的运算量降低了 5 / 12。EBCOT采用的并行运算和动态内存控制 (DMC)结构 ,在保证编码速度的前提下 ,最大限度减小了片内小波系数缓存量和访问频率。这 2项设计均可以作为单独的 IP核应用在其他需要高速图像处理的领域 ,如远程监控、数码相机等。
刘雷波李德建王学进孟鸿鹰王志华陈弘毅夏宇闻
关键词:图像编码图像压缩JPEG2000EBCOT编码器VLSI
基于FPGA的数字射频存储器的设计与实现
本文介绍了一种基于FPGA的数字射频存储器(DRFM)设计,设计的主要控制逻辑和数据通路都是在FPGA上实现的,该设备可根据外部输入触发脉冲,对输入射频信号进行采样、存储和回放,并且还可与上位机进行通信。该射频存储器可用...
霍强夏宇闻
关键词:数据通路数据通信芯片设计
文献传递
向读者介绍最新推出的Verilog标准——IEEE Verilog 1364-2001简介
2002年
2001年3月IEEE正式批准了Verilog-2001标准(即IEEE 1364-2001)。Verilog-2001标准在Verilog-1995的基础上有几个重要的改进。新标准有力地支持可配置的IP建模,大大提高了深亚微米(DSM)设计的精确性,并对设计管理作了重大改进。别的一些改进使其更加容易使用。这些改进将会影响每一个Verilog用户和EDA工具的设计人员。阅读了最近出版的几篇有关英文文献后,作者对Verilog-2001新标准中的若干个改进作了简要的总结和介绍。
夏宇闻杨柳
关键词:深亚微米仿真器语言接口设计管理
基于FPGA的软件无线电平台设计被引量:10
2008年
软件无线电技术是用于卫星导航和第三代移动通信(3G)数据处理和计算的最优解决方案。运用基于FPGA的SoPC嵌入式设计方法构造软件无线电系统,提高了对动态实时信号的处理能力。设计完成无线通信体系结构,以及ADC模数转换,数字下变频,CPU中央处理器,DSP运算单元,PCI桥以及数据控制等模块的详细组成。相对于目前常规系统,该系统在功耗和体积方面可节省30%以上,对高速数据流的处理和计算能力有显著提高,可以应用于Cellular/PCS基站,GPS抗干扰接收机,相控阵接收机,频谱分析和3G无线通信等领域。
任天同屈晓声夏宇闻
关键词:SOPC软件无线电数字信号处理第3代移动通信
共7页<1234567>
聚类工具0