您的位置： 专家智库 > >

倪奎

作品数：3 被引量：4H指数：2
供职机构：武汉大学物理科学与技术学院更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇流水线
  • 2篇基于FPGA
  • 2篇FPGA
  • 1篇电路
  • 1篇电路设计
  • 1篇总线
  • 1篇密码
  • 1篇密码算法
  • 1篇SMS4密码...
  • 1篇WLAN
  • 1篇AVALON...
  • 1篇DA算法
  • 1篇DWT
  • 1篇MALLAT...
  • 1篇MCS-51
  • 1篇MCU
  • 1篇高性能

机构

  • 3篇武汉大学

作者

  • 3篇旷捷
  • 3篇王安文
  • 3篇倪奎
  • 2篇黄启俊
  • 2篇常胜
  • 1篇王亚娟
  • 1篇程方敏
  • 1篇罗军

传媒

  • 3篇电子技术应用

年份

  • 3篇2009
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种新型的基于FPGA的SMS4密码算法电路设计被引量：2
2009年
提出一种新型的基于FPGA硬件实现的SMS4分组密码算法电路设计。相对于常用的流水线设计方法和迭代设计方法,此设计将流水线和迭代运算相结合,结合了前者较高处理速度和后者较小实现面积的优点,达到了较好的性能,对WLAN商用密码算法的FPGA硬件实现有参考意义。通过Quartus II 8.0软件时序仿真验证了此设计的正确性,并使用以Cyclone II FPGA芯片为核心的DE2开发板验证了此设计的可实现性。
倪奎王安文旷捷罗军
关键词：FPGAWLANSMS4密码算法流水线
基于Avalon总线的8051 MCU IP核的设计
2009年
设计了一款基于Avalon总线的8051MCU IP核。它支持MCS一51指令集,优化内部结构,通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大地提高了IP核的工作速度,使IP核在100 MHz时钟下,能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真,并在以Altera公司的Cyclone Ⅱ FPGA芯片为核心的DE2开发板上完成了硬件验证。
王安文倪奎旷捷程方敏黄启俊常胜
关键词：MCS-51AVALON总线流水线
基于FPGA的高性能离散小波变换设计被引量：2
2009年
针对db8(Daubechies 8)小波设计了高速正、反变换系统,用DE2开发板进行了系统验证。正、反变换的最高时钟频率分别达到217.72 MHz和217.58 MHz。对比同类文献中的设计,本设计在最高处理速度方面具有明显优势。基于此,考虑通用性,还设计了一种通用小波变换FPGA架构。该架构通用性强,可高性能实现多种小波变换。采用DA算法、LUT结构、流水线技术等对设计进行了优化。
王亚娟旷捷倪奎王安文黄启俊常胜
关键词：DWTFPGAMALLAT算法DA算法
全选 清除 导出
共1页<1>
聚类工具0