您的位置： 专家智库 > >

杨珂

作品数：6 被引量：0H指数：0
供职机构：清华大学更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 6篇中文专利

领域

  • 1篇自动化与计算...

主题

  • 6篇路由
  • 6篇路由器
  • 4篇队列
  • 4篇数据包
  • 2篇调度
  • 2篇信元
  • 2篇因特网
  • 2篇数据包过滤
  • 2篇隧道
  • 2篇协处理
  • 2篇协处理器
  • 2篇路由表
  • 2篇路由查找
  • 2篇路由器技术
  • 2篇接口
  • 2篇接口电路
  • 2篇缓存
  • 2篇缓存管理
  • 2篇核心路由器
  • 2篇封装

机构

  • 6篇清华大学

作者

  • 6篇赵有健
  • 6篇全成斌
  • 6篇杨珂
  • 6篇徐明伟
  • 2篇陈文龙

年份

  • 1篇2012
  • 1篇2011
  • 2篇2010
  • 2篇2008
共 6 条 记 录，以下是 1-6
全选 清除 导出
排序方式：
路由器多队列数据包缓存管理与输出队列调度系统
路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理...
杨珂徐明伟赵有健全成斌
文献传递
路由器中采用IPv6头封装IPv4包的隧道转发系统
路由器中采用IPv6头封装IPv4包的隧道转发系统属于IPv6路由器技术领域，其特征在于，它由一片FPGA实现的隧道处理电路和两片级联的CAM、两片单端口SRAM和一片双端口SRAM及CPU控制单元构成，最大支持64K*...
徐明伟杨珂赵有健全成斌陈文龙
核心路由器交换结构协处理器
核心路由器交换结构协处理器属于因特网主干网核心路由器技术领域，其特征在于：由上行和下行两模块组成，用FPGA外接存储器实现，支持4Gb/s包线速。上行模块，接收数据包过滤掉无用数据后，数据被分成两路，每一路数据包被分成定...
赵有健杨珂徐明伟全成斌
文献传递
路由器多队列数据包缓存管理与输出队列调度系统
路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理...
杨珂徐明伟赵有健全成斌
文献传递
核心路由器交换结构协处理器
核心路由器交换结构协处理器属于因特网主干网核心路由器技术领域，其特征在于：由上行和下行两模块组成，用FPGA外接存储器实现，支持4Gb/s包线速。上行模块，接收数据包过滤掉无用数据后，数据被分成两路，每一路数据包被分成定...
赵有健杨珂徐明伟全成斌
文献传递
路由器中采用IPv6头封装IPv4包的隧道转发系统
路由器中采用IPv6头封装IPv4包的隧道转发系统属于IPv6路由器技术领域，其特征在于，它由一片FPGA实现的隧道处理电路和两片级联的CAM、两片单端口SRAM和一片双端口SRAM及CPU控制单元构成，最大支持64K*...
徐明伟杨珂赵有健全成斌陈文龙
文献传递
全选 清除 导出
共1页<1>
聚类工具0