韩津生
- 作品数：6 被引量：17H指数：2
- 供职机构：华东理工大学信息科学与工程学院更多>>
- 发文基金：国家自然科学基金江西省教育厅科学技术研究项目国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- FPGA的Linux口令密码高速破解模型设计被引量：1
- 2012年
- 为了提高linux口令密码的破解速度,提出了基于数据流的破解核设计思想。对linux核心破解模块MD5核算法结构进行深入分析,设计了3种破解模型,并对其ALMs资源消耗和处理速度进行理论分析。在全流水线结构下,按照基于数据流的设计思想,设计linux破解核,实现linux口令密码的高速破解。实验结果表明:在EP3SE50F484C4的FPGA芯片上破解linux口令,其破解速度达到24.95×104个/s。在全流水线架构下,基于数据流的设计思想使得流水线上的所有数据块处于高效工作状态,Linux破解速度大幅提高。
- 韩津生林家骏周文锦叶建武
- 关键词：LINUX口令破解数据流
- DCT系数的统计模型及其接收机性能分析被引量：2
- 2009年
- 隐写分析技术已经成为网络信息安全的一个重要方向,如何有效地监控和检测网络中传递的秘密信息对于保障国家安全具有重要现实意义。针对国内外学者提出各种不同的DCT系数分布模型,提出了图像的DCT系数α稳态簇模型。考虑数据的实际统计特征,系统地描述了图像DCT系数的α稳态簇模型,验证了图像DCT系数统计模型既不服从于广义高斯模型、高斯模型、Lapalacian模型,而是服从于α稳态簇模型,因为α稳态簇模型具有足够的柔韧性,随着特征指数α改变,其分布形状就会改变。同时,根据工程上简易、实用、可行性和性能好的要求,提出了一种新颖的、α稳态簇模型之一的、柯西接收机的隐藏信息盲检测方法。这种检测接收机与广义高斯接收机相比,其性能更具鲁棒性,适应性更广。与文献[8]相比,其性能不但没有下降,有的反而提高了,而且运行速度也快了几十倍。
- 毛家发林家骏韩津生
- 关键词：隐写分析接收机ROC曲线
- FPGA的AES高速处理模型设计被引量：1
- 2012年
- 为了提高AES的处理速度,提出了AES的全流水线设计思想.通过对全流水线路径上相应MEM资源和逻辑资源的深入分析,找出制约数据块工作效率的因素,采用双通道运算模型,创建各流水线节点的高速模型,实现AES的全流水线设计.实验结果表明:在EP4CE40F29C8的FPGA芯片上执行AES加解密运算,其吞吐量达到7.2 Gbps.在全流水线架构下,双通道的设计思想使得流水线上的所有数据块处于高效工作状态,系统在低成本的前提下实现了性能的大幅提高.
- 韩津生林家骏叶建武周文锦
- 关键词：AES双通道
- 基于虚特征分解的PQ图像隐写专用检测技术
- 2009年
- 提出了基于虚特征分解(IED)特征、针对抖动量化(PQ)隐写术的专用隐写分析方法。利用统计学理论,分析了JPEG图像经PQ嵌入秘密信息后,其空域行和列的线性相关性降低;并在实验结果中得到验证。采用支持向量机(SVM)作为分类器,建立了一个测试数据库;对基于IED特征隐写分析方法进行了隐藏信息检测的仿真实验。实验结果表明:该方法比其他现有的隐写分析方法更有效,对PQ隐写术检测率超过70%,且该方法具有较好的盲检测性能。
- 毛家发林家骏韩津生
- 关键词：隐写分析隐写术
- 基于FPGA的AES核设计被引量：8
- 2013年
- AES在安全性、高性能、高效率、易用性和灵活性等方面都具有显著的优点,随着业界对计算性能要求的不断提高,在FPGA上实现AES加解密硬核的研究得到了越来越多的关注。在深入分析AES算法的基础上,提出了基于FPGA的AES全流水硬件核设计模型。模型中改进了ae数据块和轮运算的硬件设计结构,有效地提高了AES硬核的计算性能。在Altera公司EP4CE40F23C6FPGA上的硬件实现结果显示,该AES硬核的硬件资源消耗为6413个LE和80个M9K,工作频率为310MHz,计算吞吐率为9.92Gbps,获得了非常好的计算加速效果。
- 韩津生林家骏周文锦叶建武
- 关键词：AESFPGA
- 基于FPGA的MD5高速处理模型设计被引量：5
- 2012年
- 为提高MD5的处理速度,提出了基于数据流的设计思想.该思想在设计阶段可以对特定的FPGA、预期的系统性能、复杂的专用算法等进行有效评估.基于该思想,提出了3种不同的MD5节点模型.通过分析,对其中1种模型进行实验,实验验证了基于数据流的设计思想能有效提高MD5的吞吐量,达到66.56 Gbit/s.
- 韩津生林家骏叶建武周文锦
- 关键词：MD5流水线数据流并行处理
