2024年12月3日
星期二
|
欢迎来到维普•公共文化服务平台
登录
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
潘雨
作品数:
2
被引量:3
H指数:1
供职机构:
空军工程大学防空反导学院
更多>>
相关领域:
电子电信
更多>>
合作作者
王小哲
空军工程大学防空反导学院
程俊斌
南京航空航天大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
电子电信
主题
1篇
电路
1篇
阵列
1篇
软件开发
1篇
软件开发平台
1篇
设计方法
1篇
数字逻辑
1篇
数字逻辑电路
1篇
现场可编程
1篇
现场可编程逻...
1篇
逻辑电路
1篇
脉冲
1篇
脉冲压缩
1篇
可编程逻辑
1篇
可编程逻辑门...
1篇
基于FPGA
1篇
CPLD
1篇
CPLD设计
1篇
产生器
1篇
处理器
机构
2篇
空军工程大学
1篇
南京航空航天...
作者
2篇
王小哲
2篇
潘雨
1篇
程俊斌
传媒
1篇
电子技术应用
1篇
现代电子技术
年份
1篇
2007
1篇
2005
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
基于CPLD的复杂脉冲产生器设计方法
被引量:3
2005年
复杂可编程逻辑器件(CPL D)的出现使一些复杂、繁琐的数字逻辑电路更加容易实现,并且随着CPL D集成度的提高,广大EDA设计师们越来越多地使用他去设计数字电路。通过利用复杂可编程逻辑器件CPL D和其软件开发平台Max+Plus 实现一变周期、变占空比的复杂脉冲产生器为例,证明了用CPL D设计复杂数字逻辑电路的便捷性。
王小哲
程俊斌
潘雨
关键词:
产生器
设计方法
数字逻辑电路
软件开发平台
CPLD设计
基于FPGA的时域数字脉冲压缩处理器的设计
2007年
一种基于FPGA的适用于中小压缩比情况的时域数字脉冲压缩处理器的实现方案。该处理器具有使用灵活、便于功能扩展、成本低的特点,已用于某雷达信号处理机中,性能稳定。
王小哲
秦轶炜
潘雨
关键词:
脉冲压缩
现场可编程逻辑门阵列
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张