来逢昌 作品数:68 被引量:79 H指数:5 供职机构: 哈尔滨工业大学 更多>> 发文基金: 国家重点基础研究发展计划 航天科技创新基金 中央高校基本科研业务费专项资金 更多>> 相关领域: 电子电信 自动化与计算机技术 航空宇航科学技术 经济管理 更多>>
字长可重构流水线CORD IC设计 2005年 设计了一种数据字长可重构的流水线坐标旋转数字计算(Coord inate R otation D ig ita l Com pu ting,CORD IC)单元,用于可重构DSP阵列式处理引擎的处理单元核心的设计。首先对流水线CORD IC的模校正进行改造,使流水级数有所减少,且使模校正流水的分配有利于字长可重构的设计。之后通过相邻8位流水线CORD IC单元间的横向和纵向可重构设计,使相邻的(2×2)/(3×3)/(4×4)个基本单元可以组合成数据字长为16/24/32位的CORD IC单元。 杨宇 毛志刚 来逢昌关键词:处理引擎 配置IGES接口进行图形数据的传输 被引量:1 1994年 本文论述了CAD/CAM中的图形规范化问题,分析了原始图形信息交换规范IGES,并以此为基础探讨了实现不同系统间图形数据交换的方法,并用此方法为Apollo机的IDGMR绘图系统构造了IGES接口。 邹尚彬 马萍 来逢昌关键词:接口 图形数据 IGES CAD CAM 应用于锁相环中的源极开关型电荷泵 应用于锁相环中的源极开关型电荷泵。它涉及集成电路领域,它解决了现有传统的源极开关型电荷泵所存在的动态失配的问题。它的充电电流电路和充电电流关断加速电路的充电信号输入端分别输入充电控制信号<Image file="FSB0... 高志强 来逢昌 兰金保 李艳琴 朴贞真文献传递 EP9315处理器在车载导航系统中的应用 被引量:1 2007年 介绍了基于ARM920T内核的EP9315处理器的特点,并在此基础上给出了基于该处理器的车载GPS导航系统的设计方案.该车载GPS导航系统充分利用了EP9315处理器功能强大、可靠性好、结构灵活以及扩展性好的特点,不仅实现了车载导航的功能,同时还具备掌上电脑的所有功能,已成功应用于某项目. 李军克 刘嵩岩 来逢昌 陶宏江关键词:ARM9 EP9315 车载导航系统 GPS 基于电流模整流器结构的自适应阈值PAM4解码器 本发明的基于电流模整流器结构的自适应阈值PAM4解码器涉及一种基于PAM4信号的serdes接收端系统中的解码器,目的是为了克服现有PAM4解码器前级负载过大和参考电压需要复杂的自适应调整才能区分电平的问题,具体包括:整... 王进祥 韩维佳 王永生 来逢昌嵌入式车载导航系统的地图数据库设计与实现 被引量:3 2007年 基于全球定位系统(GPS)和地理信息系统(GIS)的车载导航系统是智能交通系统的最重要的组成部分.结合嵌入式技术阐述了车载导航系统的设计与实现,重点介绍了WinCE下电子地图数据库的设计、连接与显示. 孟凡金 刘嵩岩 来逢昌 陶宏江关键词:车载导航 嵌入式 WINCE 电子地图 用于红外接收系统跨阻前置放大器的直流干扰抑制电路 用于红外接收系统跨阻前置放大器的直流干扰抑制电路,属于电路设计领域,本发明是为解决红外接收系统的跨阻前置放大器对直流干扰的抑制方法存在抑制能力差的问题。本发明的回转器包括两个跨导运算放大器,第一跨导运算放大器的输出端与第... 喻明艳 王永生 徐丽 来逢昌 李景虎文献传递 一种低工艺敏感度,高PSRR带隙基准源 被引量:3 2008年 实现了一种高精度带隙基准源,该基准源在预调节电路中应用了电源行波减法技术,显著改善了输出电压的电源抑制比。提出了采用电流负反馈技术稳定预调节电路电流的方法,降低了带隙基准的温度特性和电源抑制比对阈值电压的敏感度。考虑晶体管阈值电压发生±20%变化的情况下,仿真得到的基准源的温度系数和电源抑制比变化分别只有0.11ppm和7dB。测试结果表明,该基准源在-20~100℃的范围内的有效温度系数为25.7ppm/℃,低频电源抑制比为-68dB。其功耗为0.5mW,采用中芯国际0.35μm5-V混合信号CMOS工艺实现,有效芯片面积为300μm×200μm。 李景虎 王永生 来逢昌关键词:带隙基准源 温度系数 电源抑制 配置IGES接口进行图形数据的传输 1995年 文论述了CAD/CAM中的图形规范化问题,分析了原始图形信息交换规范IGES,并以此为基础探讨了实现不同系统间图形数据交换的方法,并用此方法为Apollo机的IDGMR绘图系统构造了IGES接口. 邹尚彬 马萍 来逢昌关键词:接口 图形数据 IGES CAD CAM 改进结构的64位CMOS并行加法器设计与实现 被引量:6 2003年 介绍了一个用于高性能的微处理器和 DSP处理器的快速 6 4位二进制并行加法器 .为了提高速度 ,改进了加法器结构 ,该结构大大减少了加法器各级门的延迟时间 .基于改进的加法器结构 ,有效地使用动态复合门、时钟延迟多米诺逻辑和场效应管尺寸缩小技术 ,可以取得良好的电路性能 .该加法器采用 U MC 2 .5 V 0 .2 5μm 1层多晶 5层金属的 CMOS工艺实现 .完成一次加法运算的时间是 70 0 ps,比传统结构的加法器快 2 0 % ;面积和功耗分别是0 .16 m m2和 2 0 0 m W@5 0 0 MHz,与传统结构加法器相当 . 孙旭光 毛志刚 来逢昌关键词:CMOS