李广进
- 作品数：7 被引量：10H指数：2
- 供职机构：装甲兵工程学院控制工程系更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- STA400TEP芯片在模拟电路BIT设计中的应用研究
- 2012年
- 在大规模集成电路中,模拟信号的测试是一个重点和难点;介绍了IEEE1149.4混合信号测试总线标准和支持IEEE1149.4标准的STA400TEP边界扫描芯片,对STA400芯片在模拟电路机内测试中的应用进行了研究,提出了一种基于子网络撕裂诊断法的边界扫描结构置入的测试性设计方法,并以某驱动电路为研究对象对此方法进行了实验验证,实验结果表明STA400TEP的置入能够实现电路板的可观性和可控性,能够准确地将故障定位到子网络中。
- 陈圣俭高华徐磊李广进魏子杰
- 关键词：模拟电路BIT
- 板级边界扫描测试多链优化配置方法研究
- 2012年
- 为提高边界扫描测试效率,提出一种多链边界扫描测试的优化配置方法,其主要思想是按照边界扫描器件内部边界扫描单元数目的多少将芯片分别配置到多条扫描链中以使扫描链的长度尽量相等,从而减少扫描周期;测试过程可分成多个阶段,每个阶段至少有一个芯片完成测试,完成测试的芯片置于旁路以缩短扫描链的长度;通过计算验证该方法能够缩短电路板的测试时间,提高了测试效率。
- 高华陈圣俭李广进魏子杰
- 关键词：板级电路
- 基于IEEE 1500的嵌入式芯核外壳测试封装设计被引量：2
- 2014年
- 由于IP芯核被嵌入到片上系统(SoC)后,无法直接对其输入输出引脚进行测试,传统的测试方法已不能满足IP核的测试需求。在对IEEE 1500标准进行相关研究的基础上,分析了测试架构的结构功能及其相应的操作指令,对ITC’02基准测试电路中的h953芯片进行了外壳测试封装设计,并通过多种指令仿真验证了设计的正确性。
- 陈泳宇陈圣俭朱晓兵李广进
- 关键词：IEEEIP核
- 基于外壳架构与测试访问机制的数字芯核可测试性设计被引量：2
- 2012年
- 深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.
- 陈圣俭李广进高华
- 关键词：IEEE可测试性测试访问机制
- 基于IEEE Std1500的IP核并行测试控制架构设计被引量：1
- 2012年
- 随着IEEE 1500标准的不断推广应用,兼容该标准的IP核也越来越多,具有IEEE 1500标准结构的IP核也被越来越多的应用到片上系统的设计中;由于IEEE 1500标准定义了外壳架构和测试访问机制,因此如何实现片上系统中IP核的外壳架构和测试访问机制的测试控制便成为研究的热点问题;文章在研究标准的基础上,基于外壳架构和CAS-BUS测试访问机制,提出IP核的并行测试控制架构,通过多IP核的仿真时序图分析,验证了测试控制架构的有效性;该架构能够实现多IP核的并行测试控制,节约了测试时间,提高了测试效率,为片上系统的测试控制提供一种新思路。
- 李广进陈圣俭牛金涛高华
- 关键词：IP核测试访问机制
- 数字IP核的IEEE Std1500外壳架构设计研究被引量：5
- 2012年
- IP核可测试性架构的多样性、互不兼容性给SoC的测试带来不便,IEEE Std1500针对此问题提出了一种标准的、可配置的可测试性架构,如何设计实现这种架构便成为SoC测试研究的热点问题.基于IEEE Std1500,利用边界扫描技术,结合自行设计的IP核,本文给出标准化架构的设计过程,利用quartus ii平台仿真验证了多种测试指令下设计的有效性.提出的外壳并行配置设计打破传统串行测试的局限性,为实现SoC中IP核的并行测试、缩短测试时间提供新的思路.
- 李广进陈圣俭牛金涛高华
- 关键词：IEEESOCIP核IEEE可测试性
- 基于AD7846和FPGA的数/模转换电路设计被引量：1
- 2012年
- 设计基于AD7846和FPGA的数/模转换电路,介绍AD7846的主要特点、基本结构、引脚功能和工作原理,设计基于AD7846转换芯片的数/模转换硬件电路,利用Verilog语言描述AD7846的控制时序,并给出具体的仿真结果。实践结果证明,该设计可行,可取代传统的"CPU+专用的数/模转换(D/A)芯片"设计结构,进一步提高系统的可靠性和抗干扰能力。
- 徐赞汤霞清郭理斌李广进
- 关键词：FPGAVERILOG语言电路设计
