公共文化服务平台

赵雷: 作品数：74 被引量：35H指数：3; 供职机构：中国科学技术大学更多>>; 发文基金：国家自然科学基金中国科学院知识创新工程重要方向项目安徽省杰出青年科学基金更多>>; 相关领域：电子电信核科学技术自动化与计算机技术理学更多>>

合作作者

LHAASO WCDA读出电子学前端ASIC芯片的测试与评估: "国家发改委十二五"规划——LHAASO项目中WCDA读出电子学需要对PMT信号进行大动态范围内的高精度时间及电荷测量,针对此要求我们进行了前端ASIC原型电路的设计。本文主要介绍了对此ASIC原型电路的测试与评估工作。...; 梁宇赵雷邬维浩刘建峰于莉秦家军刘树彬安琪; 关键词：ASIC 电荷测量; 文献传递

基于DRS4的波形数字化技术研究: 基于开关电容矩阵的波形数字化技术是未来粒子物理实验前端电子学的重要发展方向之一。本文以瑞士PSI的开关电容矩阵DRS4为例,设计了多通道的波形数字化插件,并开展了相关的技术研究,包括采样单元直流偏置补偿、采样间隔不均匀性...; 王进红赵雷封常青刘树彬安琪; 关键词：模拟数字变换; 文献传递

开放保守融合的软件事务系统的设计与实现: 随着新兴并行体系结构的普及，主流应用程序由单线程向多线程的转变是大势所趋。但是，高效率地编写健壮安全可靠的并行程序并非易事，其中以并发同步策略的设计和实现最为关键。为突破提高并行程序生产率的瓶颈，一系列围绕自...; 赵雷; 关键词：事务内存; 文献传递

一种用于开关电容阵列芯片的时间修正方法: 本发明公开了一种用于开关电容阵列芯片时间修正方法，包括：步骤1，将与待测波形形状一致的标定波形作为输入信号输入至开关电容阵列芯片，计算开关电容阵列芯片采样到标定波形的过阈时间点；步骤2，持续输入预定数量的标定波形，利用码...; 秦家军何正清赵雷安琪; 文献传递

高重频束流采集处理器原型样机的设计: 2021年; 为了实现对高重频硬X射线自由电子激光装置(SHINE)条带型BPM(Beam Position Monitor)系统信号的数字化采样和处理,研制了高重频束流采集处理器原型样机。处理器拥有四通道输入,最高达1GSps的采样率,16bit采样位数,采用XILINX公司带有嵌入式CPU(Central Processing Unit)的ZYNQ系列FPGA(Field Programmable Gate Array),可以运行Linux系统,同时可以实现高速采样数据的缓存与读出。处理器采用子母板结构设计,子板为ADC(Analog To Digital Converter)采样板,母板为FPGA数字处理板,子母板通过FMC(FPGA Mezzanine Card)接口进行数据传输。ADC采用JESD204B协议进行数据传输,子母板间通过16对差分信号连接通道,最大总传输速率达到80Gbps。ADC采样数据传入数字母板后,经过FIFO和DDR的缓存,最后通过TCP/IP协议由RJ45接口传输到上位机进行处理和分析,RJ45接口的数据传输速率约为900Mbps。经过测试,ADC采集子板的带宽高于480MHz,且在480 MHz带宽内有效位高于10位。FPGA数字母板运行经Petalinux编译的Linux系统,可以实现对连续或者触发模式下,四通道一百万个采样点的存储与数据传输。整个设计可以满足设计要求。; 田丰收赵雷范怡淳秦家军赖龙伟刘树彬安琪; 关键词：SHINE 高速数据采集

基于数字后处理算法的并行交替采样ADC系统被引量：7: 2010年; 为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统。该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter、低skew的多相时钟产生电路,为各ADC通道提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADC系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出。基于模拟数字混合滤波器组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差。测试结果表明,该并行交替采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和51.13 dB的SFDR,接近ADC芯片手册给出的性能。; 周浩赵雷李玉生刘树彬安琪; 关键词：高速电路设计数字滤波并行交替采样

双环型游标时间—数字变换专用集成电路的设计被引量：2: 2023年; 低增益雪崩探测器(low-gain avalanche detector, LGAD)是一种硅基半导体探测器,其同时具有高时间精度和高空间分辨能力。由于LGAD的通道密度高,需通过高颗粒度的专用集成电路(application specific integrated circuit, ASIC)完成其高时间精度的读出,该ASIC需包含放大、甄别和时间-数字变换(time-to-digital conversion, TDC)功能。针对LGAD的高精度时间测量需求,本文进行了TDC电路的原型设计与测试验证。该TDC采用游标型的时间量化原理,结合双环型结构与延时差锁定,实现粗细结合的时间测量方式,兼顾了量化步长、电路面积、测量范围和转换时间。测试结果表明,该TDC实现了低于20 ps的最小量化步长和好于10 ps的时间精度。; 陈晗赵雷赵雷李荘蔡永康郭东磊安琪

BESIII TOF前端读出电子学模块测试控制及分析软件系统的设计: 为配合 BEPC Ⅱ(Beijing Electron Positron Collider,即北京正负电子对撞机)的改造, 目前北京谱仪(Beijing Spectrometer,简称 BES)正在进行第三期升级改造工程...; 赵雷刘树彬周家稳安琪; 关键词：TOF FEE POWERPC SOCKET; 文献传递

基于SCA的波形数字化时间测量方法及系统: 本发明公开了基于SCA的波形数字化时间测量方法及系统，测量方法包括：进行粗时间的测量，该粗时间作为SCA所采集波形的大量程时间单元，进行粗时间的测量的方法包括：在现场可编程门阵列(FPGA)中引入与SCA的参考时钟同步的...; 赵雷刘金鑫刘树彬安琪; 文献传递

用于SCA ASIC测试的数字读出模块设计: 2020年; 高速开关电容阵列(SCA)具有高速采样、低功耗的特点,基于SCA的高速波形数字化是目前高精度时间测量的一个重要研究方向。为此,我们开展SCA芯片的研究,目前已设计完成原型ASIC设计,并正在进行后续版本的改进设计。为便于未来多版本ASIC的测试和评估,需设计具有一定通用性的数字读出模块,本论文工作主要介绍此模块的设计工作以及相应的数据读出软件。数字读出模块基于FPGA实现对待测ASIC的控制、配置及数据读出,采用DDR3片外存储芯片,使用USB3.0等接口进行数据传输;上位机软件基于Python3.7设计,实现了数据采集与波形绘制等功能。目前已使用设计完成的数字读出模块对第2版SCA ASIC进行了初步的测试,测试结果表明,此读出模块工作正常,且SCA芯片输出结果符合预期。; 钱思璠赵雷陈晗刘树彬安琪; 关键词：开关电容阵列 USB3.0 PYTHON