覃祥菊
- 作品数：3 被引量：66H指数：2
- 供职机构：西安工程科技学院电子信息学院更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 支持不同约束长度Viterbi译码器的设计实现与重构
- Viterbi译码器是现代无线通信系统的重要组成部分之一,主要用于前向纠错技术中卷积码的解码。现今,不同通信标准定义的卷积编码参数不同/(如约束长度、编码速率/),以往固定参数的Viterbi译码器已经不能满足应用的需要...
- 覃祥菊
- 关键词：VITERBI译码器ACSFPGA可重构卷积码
- 文献传递
- Viterbi译码器的FPGA设计实现与优化被引量：2
- 2005年
- 在分析Viterbi译码算法基础上,采用一种新的流水结构设计Viterbi译码器的ACS模块.合理安排幸存路径的读写,采用单指针回溯算法译码输出,最终在XilinxISE上完成了约束长度为9的Viterbi译码器的FPGA设计.仿真实验结果表明,设计的译码器在资源消耗上有较大优势.
- 魏忠义覃祥菊
- 关键词：VITERBI译码器FPGA
- FPGA动态可重构技术原理及实现方法分析被引量：64
- 2004年
- FPGA动态重构技术主要是指对于特定结构的FPGA芯片 ,在一定的控制逻辑的驱动下 ,对芯片的全部或部分逻辑资源实现在系统的高速的功能变换 ,从而实现硬件的时分复用 ,,节省逻辑资源。本文以SRAMFPGA的可重配置特性为基础 ,结合几种新型的动态重构FPGA芯片结构 ,分析了FPGA动态重构技术的原理 ,讨论了其实现方法。
- 覃祥菊朱明程张太镒魏忠义
- 关键词：FPGA
