您的位置： 专家智库 > >

王志莹

作品数：2 被引量：2H指数：1
供职机构：电子科技大学自动化工程学院更多>>
相关领域：自动化与计算机技术电气工程更多>>

合作作者

文献类型

  • 1篇期刊文章
  • 1篇会议论文

领域

  • 2篇自动化与计算...
  • 1篇电气工程

主题

  • 1篇示波器
  • 1篇数据采集
  • 1篇数字存储示波...
  • 1篇高速数据采集
  • 1篇存储示波器

机构

  • 2篇电子科技大学

作者

  • 2篇王志莹
  • 2篇王子斌

传媒

  • 1篇信息与电子工...
  • 1篇四川省电子学...

年份

  • 1篇2008
  • 1篇2007
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
逻辑锁定和时序约束在高速数据采集电路中的应用
基于Altera FPGA的LogicLock(逻辑锁定)设计方法提高了复杂系统设计时的效率，在设计整合时，能更好的继承各个模块的实现结果;AssignmentEditor(约束编辑器)提供了指导QuartusⅡ对设计进...
王志莹王子斌
关键词：数字存储示波器
文献传递
逻辑锁定和时序约束在高速数据采集中的应用被引量：2
2008年
基于Altera现场可编程门阵列的逻辑锁定设计方法可提高复杂系统设计时的效率,在设计整合时,能更好地继承各个模块的实现结果;约束编辑器提供了指导Quartus II软件对设计进行时序收敛的一种手段。介绍了如何利用这两种设计方法对数字存储示波器中高速数据存储电路性能进行优化,并完成了4个相位不同,频率为250 MHz的数据通道的1 GHz数据流的存储。
王志莹王子斌
全选 清除 导出
共1页<1>
聚类工具0