您的位置: 专家智库 > >

张文俊

作品数:4 被引量:7H指数:2
供职机构:重庆邮电大学通信与信息工程学院编码技术研究所更多>>
发文基金:重庆市自然科学基金教育部“新世纪优秀人才支持计划”福建省科技重点项目更多>>
相关领域:电子电信更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 4篇电子电信

主题

  • 3篇低密度奇偶校...
  • 3篇低密度奇偶校...
  • 3篇奇偶校验
  • 3篇奇偶校验码
  • 3篇校验码
  • 3篇编码器
  • 3篇QC-LDP...
  • 2篇英文
  • 2篇准循环低密度...
  • 2篇FPGA实现
  • 1篇阵列
  • 1篇自适
  • 1篇自适应
  • 1篇自适应码率
  • 1篇现场可编程
  • 1篇现场可编程逻...
  • 1篇码率
  • 1篇可编程逻辑
  • 1篇可编程逻辑门...
  • 1篇架构

机构

  • 4篇重庆邮电大学
  • 1篇厦门大学

作者

  • 4篇张文俊
  • 2篇卫霞
  • 2篇王琳
  • 1篇闫永瑞
  • 1篇胡文江
  • 1篇徐哲鑫

传媒

  • 3篇重庆邮电大学...
  • 1篇世界科技研究...

年份

  • 1篇2010
  • 3篇2008
4 条 记 录,以下是 1-4
排序方式:
自适应码率QC-LDPC码编码器的FPGA实现被引量:4
2008年
准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPC码具有简单的编码结构,拥有较好的应用前景。通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计。综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求。
张文俊王琳徐哲鑫
关键词:编码器变码率准循环低密度奇偶校验码
一种基于RAM的QC-LDPC码新颖编码架构研究(英文)
2010年
为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic lowdensity parity-cheek,QC-LDPC)的编码器实现方法。采用RAM存储校验位,并引入指针来指示RAM的地址方法,从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出。由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率。
张文俊卫霞闫永瑞
关键词:QC-LDPC码现场可编程逻辑门阵列编码器
一种改进的QC-LDPC码码型构造(英文)
2008年
低密度奇偶校验码(LDPC codes)码是一种性能接近香浓限得线性分组码,而准循环低密度奇偶校验码(QC-LDPC codes)是LDPC码的一个重要子类。本文中,我们提出了一种基于QC-LDPC码的改进码型,仿真结果表明在中长帧长时改进码型的性能要优于QC-LDPC码,且由于其该码的特殊结构,该码较之与QC-LDPC码更易于编码器实现。
卫霞张文俊胡文江
关键词:准循环低密度奇偶校验码编码器
DVB-S2系统中LDPC编码的FPGA实现被引量:3
2008年
分析了DVB-S2中LDPC码的特点,给出了一种面向FPGA的LDPC码编码实现方案,并采用Verilog HDL语言在Virtex 4 xc4vlx60芯片上实现了该编码器的设计,设计采用多个BlockRAM存储校验位,实现了与同一信息位关联的所有校验位的并行处理,提高了编码速度。综合结果表明:该编码器的吞吐量约为49.95 Mbit/s,在占用资源较少的情况下满足了DVB-S2标准的要求。
张文俊王琳
关键词:DVB-S2低密度奇偶校验码FPGA
共1页<1>
聚类工具0