吕俊盛
- 作品数：11 被引量：13H指数：2
- 供职机构：西安航空计算技术研究所更多>>
- 发文基金：国家高技术研究发展计划中国人民解放军总装备部预研基金中国航空科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种1 GHz^6 GHz宽频高线性度相位插值电路的设计与实现被引量：3
- 2020年
- 为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能,提出了一种应用于CDR电路中的新型相位插值电路,由4组差分对、4组数模转换器、公共负载电阻RL组成,通过数字滤波器输出互补的温度计码控制DAC输出电流的大小,实现对输入差分时钟的相位权重分配,从而达到128次相位插值,并利用输入级4相校正电路和输出占空比调整电路对差分信号进行整形优化。采用40 nm CMOS工艺实现,仿真结果表明插值器在工作频率1 GHz到6 GHz线性度良好,DNL最大不超过1.4 LSB,INL最大不超过1.5 LSB,已成功集成在多款SerDes电路。
- 刘颖田泽吕俊盛吕俊盛胡曙凡邵刚
- 关键词：时钟数据恢复电路线性度
- 65nm工艺下基于PCI Express2.0协议的物理编码子层设计被引量：4
- 2013年
- 设计了一种应用于PCI Express2.0协议的物理编码子层,可以与物理媒介连接子层共同构成独立的物理层芯片。本文从面积与功耗方面对8b10b编解码的两种实现方法进行比较;并设计了复位控制器、头字符检测电路、时钟补偿弹性缓冲器、内建自测试等电路。全部电路在SMIC 65nm CMOS工艺下综合,SS工艺角、工作频率500MHz条件下芯片面积为5500μm2,动态功耗为2.74mW。
- 刘奇浩翁惠辉张锋赵建中吕俊盛李优
- 关键词：PCI
- 一种6.5 GHz～11 GHz宽频带低噪声LCVCO电路的设计与实现被引量：1
- 2020年
- 随着高速通信系统的发展和传输速率的不断提高,锁相环不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块,其相位噪声和频带范围等性能将直接影响到通信系统中传输时钟的信号质量。为了满足多协议的不同传输频率要求,设计了一种针对6.5 GHz^11 GHz宽频带低噪声的LCVCO电路,通过6位频带选通信号对调谐电容阵列进行粗调谐和细调谐,产生64个时钟频带,同时频带内设计最优的VCO增益,在保证较低的相位噪声的情况下覆盖所有的频点。采用40 nm CMOS工艺,仿真结果表明时钟输出频率覆盖6.5 GHz^11 GHz,相位噪声不超过104.9 dBc@1 MHz。
- 刘颖田泽邵刚邵刚胡曙凡吕俊盛
- 关键词：压控振荡器宽频带低噪声
- 能量回收技术在D触发器上的应用
- 2010年
- 将能量回收技术应用于灵敏放大器型D触发器(SAERD),该电路采用单相正弦时钟,用来回收时钟端的能量,对于触发器的内部节点和存储单元仍采用恒定电源。在时钟频率为100～300MHz时,时钟端的功耗较输入方波时平均节省约80%。在SMIC0.13μm工艺下将SAERD应用于一款函数发生器,并与传统主从型D触发器(MSD)实现的电路进行功耗比较。仿真结果显示,时钟频率为200MHz时,功耗节省高达17.1%。
- 吕俊盛刘海南周玉梅
- 关键词：能量回收低功耗函数发生器
- 一种低成本曲率校正带隙基准电流电压源电路
- 本发明公开了一种低成本曲率校正带隙基准电流电压源电路，属于带隙基准源技术领域。该电路是在现有带隙基准结构的基础上，通过一个校正电阻，在一路电流支路中产生与温度有关的非线性项，与另一路电流支路中的非线性项抵消，校正了原输出...
- 吕俊盛周玉梅
- 文献传递
- 一种高速SERDES抖动容限的高效仿真验证方法被引量：2
- 2015年
- 文中针对高速SERDES总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速SERDES需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是一个复杂的验证过程,鲜有报道。文中基于对PCIE,SRIO,FC等信道和协议的研究,提出一种快速高效的RX端抖动容限的验证评估方法。经验证采用该模型能方便准确地评估RX的特性,经电路流片后,实际测试表明,采用该方法评估的抖动容限结果与测试结果精确符合,可在设计阶段显著优化RX的性能,并大幅降低流片的风险。
- 邵刚田泽李世杰吕俊盛
- 关键词：SERDESCDR时钟恢复电路
- 一种0.4-4GHz大范围高精度占空比调整电路被引量：1
- 2015年
- 文中提出一种适用于高速电路系统的大范围、高精度占空比调整电路。该电路能够自动调整输入时钟的占空比,使其达到50%左右的理想值。基于对占空比畸变原理的分析,文中提出的占空比调整电路采用模拟负反馈的方法,能够在0.4-4 GHz频率范围内实现20%-80%的大范围占空比调整,调整误差小于0.42%。电路采用65 nm CMOS工艺设计实现,面积仅为30μm×95μm,功耗仅1.42 m W。相较其他类型电路,该电路结构简单、性能优异、功耗低、面积小、易于集成,能够广泛应用于对占空比要求苛刻的电路系统中。
- 吕俊盛田泽邵刚
- 一种Sigma Delta调制的SATA3扩频时钟发生器
- 2016年
- 文中设计了一款符合SATA3协议、具有Sigma Delta调制特性的扩频时钟发生器。该电路基于小数分频锁相环,由相位比较器、电荷泵、环路滤波器、压控振荡器、分频器、三角波发生器和扩频调制器组成。通过三角波发生器产生固定频率的三角波,经过Sigma Delta调制器对三角波进行处理,实现对锁相环环路分频比的调制,进而使电路的环路特性满足SATA3协议的要求。该扩频时钟发生器的输入时钟为100 MHz,时钟输出以31.25 k Hz的调制频率由6 GHz向下扩频5 000 ppm,得到的功率相比于未使用向下扩频时减小了21.58 d B。文中所设计的电路采用65 nm CMOS工艺,所用的电源电压为1.2 V,功耗大小约为43 m W。该结构受到工艺参数变化的影响较小,电路结构相对简单,性能稳定,便于集成。
- 王希邵刚吕俊盛田泽
- 关键词：锁相环
- 一种基于相位插值器的低抖动串行链路接收器被引量：1
- 2016年
- 为了提高接收器在多通道和多协议应用中的性能,提出了一种基于高线性度相位插值器的低抖动串行链路接收器。采用环形压控振荡器锁相环提供参考时钟,通过数字滤波器控制相位插值器调整采样时钟相位从而完成低抖动的数据恢复。整个接收器在65 nm CMOS工艺平台实现流片验证,单通道接收器的面积为320μm×685μm。测试结果表明,接收器工作在3.125 Gbit/s时,引入的总抖动仅为11.3 ps;电路采用1.2 V供电,功耗仅为21 m W;在PCIE,FC和SRIO三种协议规定的1.062 5-3.125 Gbit/s数据率下,收发器的误码率均小于10-12。
- 吕俊盛邵刚田泽
- 关键词：多通道多协议低抖动接收器
- 一种基于Ring-VCO结构的宽频带低抖动锁相环的设计与实现被引量：1
- 2020年
- 为了在高速传输系统中实现宽频带和低抖动时钟输出的要求,设计了一种基于Ring-VCO结构的低抖动锁相环,采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声,加速环路锁定,即利用全局参考调节电路中比较器模块将锁定控制电压与参考电压比较来改变各模块电流,根据不同锁定频率调整环路参数,大大缩短了锁定时间,同时利用四级差分环形振荡器和占空比调整电路的差分对称结构,降低了电路噪声。电路采用40 nm CMOS工艺实现,测试结果表明输出频率为1.0625 GHz^5 GHz,在最高时钟频率5 GHz下眼图质量良好,时钟抖动39.6 ps。
- 刘颖田泽吕俊盛吕俊盛胡曙凡邵刚
- 关键词：锁相环环形振荡器宽频低抖动
